JPH0356874A - バーンイン装置 - Google Patents
バーンイン装置Info
- Publication number
- JPH0356874A JPH0356874A JP1193020A JP19302089A JPH0356874A JP H0356874 A JPH0356874 A JP H0356874A JP 1193020 A JP1193020 A JP 1193020A JP 19302089 A JP19302089 A JP 19302089A JP H0356874 A JPH0356874 A JP H0356874A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- chip
- metal block
- lsi
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 description 10
- 238000007664 blowing Methods 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路のバーンイン装置に関し、特に高消費
電力のＴＡＢ方式ＬＳＩのバーンイン装置に間する． 〔従来の技術〕 従来、この種のバーンイン装置は、第４図の断面図に示
すように、ＴＡＢ実装された集積回路を樹脂等で作られ
たバーンイン用ソケット１０に入れ、ソケット固定用ね
じ１１で固定し、そのソケットをスプリングビン６等を
介して複数個プリント基板５上に実装し、バーンイン用
の炉に入れ送風により炉内を一定の温度に制御するとに
より、ＬＳＩチップ２の温度を所望の値に設定する構造
となっていた．また、集積回路の消費電力が特に大きい
場合には、炉内を不活性な液体で充満し、液をかく拌す
ることによりチップ温度を制御していた． 〔発明が解決しようとする課題〕 上述した従来のＴＡＢＬＳＩ用バーンイン装置は、高消
費電力のＬＳＩチップを送風あるいは液体により温度制
御しようとするものであるが、ＴＡＢＬＳＩにおいては
、ＬＳＩチップ２はＴＡＢリード３により支えられてい
るのみであり、チップ自身はむき出しとなっている。従
ってその放熱性（熱抵抗）は、ビングリッドアレイ（Ｐ
ＧＡ）パッケージと比較しても極端に悪い（熱抵抗値が
大きい）。
電力のＴＡＢ方式ＬＳＩのバーンイン装置に間する． 〔従来の技術〕 従来、この種のバーンイン装置は、第４図の断面図に示
すように、ＴＡＢ実装された集積回路を樹脂等で作られ
たバーンイン用ソケット１０に入れ、ソケット固定用ね
じ１１で固定し、そのソケットをスプリングビン６等を
介して複数個プリント基板５上に実装し、バーンイン用
の炉に入れ送風により炉内を一定の温度に制御するとに
より、ＬＳＩチップ２の温度を所望の値に設定する構造
となっていた．また、集積回路の消費電力が特に大きい
場合には、炉内を不活性な液体で充満し、液をかく拌す
ることによりチップ温度を制御していた． 〔発明が解決しようとする課題〕 上述した従来のＴＡＢＬＳＩ用バーンイン装置は、高消
費電力のＬＳＩチップを送風あるいは液体により温度制
御しようとするものであるが、ＴＡＢＬＳＩにおいては
、ＬＳＩチップ２はＴＡＢリード３により支えられてい
るのみであり、チップ自身はむき出しとなっている。従
ってその放熱性（熱抵抗）は、ビングリッドアレイ（Ｐ
ＧＡ）パッケージと比較しても極端に悪い（熱抵抗値が
大きい）。
例えば２０Ｗを超えるようなＬＳＩチップの場合、その
チップ温度を１５０℃前後に保とうとした場合、送風で
は以下に示すように技術的に不可能である。仮に送風時
の熱抵抗値を１０″Ｃ／Ｗとすると、この時にチップ温
度は送風温度＋２０Ｗ×１０゜Ｃ／Ｗとなり、チップ温
度を１５０゜Ｃとするには送風温度を−５０℃程度まで
下げなければならない．また仮に−５０゜Ｃの送風が可
能となったとしても、この場合チップの結露によりＬＳ
Ｉ端子間にリーク電流が発生し正常なバーンインができ
ない。
チップ温度を１５０℃前後に保とうとした場合、送風で
は以下に示すように技術的に不可能である。仮に送風時
の熱抵抗値を１０″Ｃ／Ｗとすると、この時にチップ温
度は送風温度＋２０Ｗ×１０゜Ｃ／Ｗとなり、チップ温
度を１５０゜Ｃとするには送風温度を−５０℃程度まで
下げなければならない．また仮に−５０゜Ｃの送風が可
能となったとしても、この場合チップの結露によりＬＳ
Ｉ端子間にリーク電流が発生し正常なバーンインができ
ない。
また熱抵抗値は液体の循環を行なえば減少するが、この
場合その値は液体の流速に大きく依存するため、炉内で
均一な流速を作る必要がある．しかし、このためには炉
の構造が非常に複雑となる。また液体を用いたバーンイ
ンを行なったとしても、その熱抵抗は使用する液体の粘
性を考慮するとせいぜい４゜Ｃ／Ｗ前後であり、ゲート
アレイＬＳＩのようにその消費電力が品種により大きく
異なるものに関しては、その都度液体の温度を変更する
必要があるため、バーンイン炉の使用効率が極端に低下
する。また送風あるいは液体によるバーンイン、いずれ
の場合もその流速を大きくすると、ＴＡＢのリード部に
かかる荷重が大きくなり、リードの変形を招くというよ
うな多くの欠点がある． 〔課題を解決するための手段〕 本発明のバーンイン装置は、ＴＡＢ実装ＬＳＩのチップ
裏面に接触させる金属ブロックと、その金属ブロックの
周囲に貼り付けられたベルチェ素子からなるサーモモジ
ュールを有している。
場合その値は液体の流速に大きく依存するため、炉内で
均一な流速を作る必要がある．しかし、このためには炉
の構造が非常に複雑となる。また液体を用いたバーンイ
ンを行なったとしても、その熱抵抗は使用する液体の粘
性を考慮するとせいぜい４゜Ｃ／Ｗ前後であり、ゲート
アレイＬＳＩのようにその消費電力が品種により大きく
異なるものに関しては、その都度液体の温度を変更する
必要があるため、バーンイン炉の使用効率が極端に低下
する。また送風あるいは液体によるバーンイン、いずれ
の場合もその流速を大きくすると、ＴＡＢのリード部に
かかる荷重が大きくなり、リードの変形を招くというよ
うな多くの欠点がある． 〔課題を解決するための手段〕 本発明のバーンイン装置は、ＴＡＢ実装ＬＳＩのチップ
裏面に接触させる金属ブロックと、その金属ブロックの
周囲に貼り付けられたベルチェ素子からなるサーモモジ
ュールを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の縦断面図である。ｌは
銅，鉄などの熱伝導性の良い金属プロックであり、その
中央部はＴＡＢ方式で組立てられたＬＳＩチップ２の裏
面（素子形成面とは逆の面）と接触するように加工され
ている．３はＴＡＢテープのリードで、ＬＳＩパッドと
ＴＡＢテープ上に設置された信号又は電源用パッドとを
接続している。５はプリント基板で、スプリングビン６
、ＴＡＢテープ上に設置されたパッド及びＴＡＢテープ
のりード３を介してＬＳＩチップ２へ電源を供給したり
、ＬＳＩの入力端子の状態を設定あるいは出力端子のバ
ーンイン時の負荷条件を決めるためのパターン配線及び
抵抗等の素子が配置されている。また金属ブロック１の
中央部には、ＬＳＩチップ２を吸着するための穴７が作
られている．４はＴＡＢ実装されたＬＳＩを収納するた
めのサンプルキャリアである。
銅，鉄などの熱伝導性の良い金属プロックであり、その
中央部はＴＡＢ方式で組立てられたＬＳＩチップ２の裏
面（素子形成面とは逆の面）と接触するように加工され
ている．３はＴＡＢテープのリードで、ＬＳＩパッドと
ＴＡＢテープ上に設置された信号又は電源用パッドとを
接続している。５はプリント基板で、スプリングビン６
、ＴＡＢテープ上に設置されたパッド及びＴＡＢテープ
のりード３を介してＬＳＩチップ２へ電源を供給したり
、ＬＳＩの入力端子の状態を設定あるいは出力端子のバ
ーンイン時の負荷条件を決めるためのパターン配線及び
抵抗等の素子が配置されている。また金属ブロック１の
中央部には、ＬＳＩチップ２を吸着するための穴７が作
られている．４はＴＡＢ実装されたＬＳＩを収納するた
めのサンプルキャリアである。
第２図は金属ブロック１の斜視図である．金属ブロック
１の周辺には、ベルチェ素子で構戒されるサーモモジュ
ール８が貼り付けられている。
１の周辺には、ベルチェ素子で構戒されるサーモモジュ
ール８が貼り付けられている。
９はそのサーモモジュールの電源供給用端子である．ま
た金属ブロック１のＬＳＩチップ２との接触面は、充分
に低い熱抵抗を得るために鏡面仕上げがされている． このようなバーンイン装置の動作は次のようである。ま
ずプリント基板５にＴＡＢＬＳＩサンプルをセットする
．その後金属ブロック１をＬＳＩチップ２の裏面と接触
する直前まで下げ、中央に設置された吸着穴７を通して
ＬＳＩチップ２を吸着し、金属ブロック１をＬＳＩチッ
プ２の裏面と密着させる．ここでサーモモジュール８に
電流を流し、金属ブロック１を所望の温度に設定する．
一定時間後、金属ブロック１が所定温度範囲内に到達し
た時点でプリント基板５を介してＬＳＩチップ２へ電流
を供給し、バーンインがスタートする．実験によれば、
本方式により、０．８゜Ｃ／Ｗの熱抵抗が得られた。従
ってこの場合消費電力３０ＷのＬＳＩを、チップ温度１
５０℃でバーンインするためには、金属ブロックの設定
温度は１５０”Ｃ−３０ＷＸ０．８ （’Ｃ／Ｗ）＝１
２６℃とすればよい． 第３図は本発明の第２の実施例の縦断面図である。この
実施例では、金属ブロック１はＴＡＢＬＳＩ１つに対し
て１個の楕或ではなく、複数のＴＡＢＬＳＩに対して一
体となった金属ブロック１を使用しているため、サーモ
モジュールの特性の差による金属ブロック１の温度差を
平均化できる．従って、複数のＬ Ｓ Ｉを少ない温度
差でバーンインすることが可能となるという利点がある
。
た金属ブロック１のＬＳＩチップ２との接触面は、充分
に低い熱抵抗を得るために鏡面仕上げがされている． このようなバーンイン装置の動作は次のようである。ま
ずプリント基板５にＴＡＢＬＳＩサンプルをセットする
．その後金属ブロック１をＬＳＩチップ２の裏面と接触
する直前まで下げ、中央に設置された吸着穴７を通して
ＬＳＩチップ２を吸着し、金属ブロック１をＬＳＩチッ
プ２の裏面と密着させる．ここでサーモモジュール８に
電流を流し、金属ブロック１を所望の温度に設定する．
一定時間後、金属ブロック１が所定温度範囲内に到達し
た時点でプリント基板５を介してＬＳＩチップ２へ電流
を供給し、バーンインがスタートする．実験によれば、
本方式により、０．８゜Ｃ／Ｗの熱抵抗が得られた。従
ってこの場合消費電力３０ＷのＬＳＩを、チップ温度１
５０℃でバーンインするためには、金属ブロックの設定
温度は１５０”Ｃ−３０ＷＸ０．８ （’Ｃ／Ｗ）＝１
２６℃とすればよい． 第３図は本発明の第２の実施例の縦断面図である。この
実施例では、金属ブロック１はＴＡＢＬＳＩ１つに対し
て１個の楕或ではなく、複数のＴＡＢＬＳＩに対して一
体となった金属ブロック１を使用しているため、サーモ
モジュールの特性の差による金属ブロック１の温度差を
平均化できる．従って、複数のＬ Ｓ Ｉを少ない温度
差でバーンインすることが可能となるという利点がある
。
以上説明したように本発明は、ペルチェ素子で構成され
たサーモモジェールを周囲に貼り付けた金属ブロックの
一部を、ＴＡＢ実装ＬＳＩのチップ裏面に接触させ、そ
のサーモモジュールに印加する電流を制御しＬＳＩのチ
ップ温度をコントロールすることにより、低熱抵抗のバ
ーンイン装置が実現できる。
たサーモモジェールを周囲に貼り付けた金属ブロックの
一部を、ＴＡＢ実装ＬＳＩのチップ裏面に接触させ、そ
のサーモモジュールに印加する電流を制御しＬＳＩのチ
ップ温度をコントロールすることにより、低熱抵抗のバ
ーンイン装置が実現できる。
その結果高消費電力のＴＡＢＬＳＩのバーンインが可能
となり、さらに低熱抵抗のために、ゲートアレイのよう
に品種毎にその消費電力が異なる場合にも、所定のチッ
プ温度の範囲内ですべての品種のバーンインが可能とな
るため、バーンイン装置の使用効率が向上する。さらに
液体や風をＬＳＩチップの周囲に流す場合と異なり、リ
ードに与える負荷もないためリード変形等が発生しない
、等の効果がある。
となり、さらに低熱抵抗のために、ゲートアレイのよう
に品種毎にその消費電力が異なる場合にも、所定のチッ
プ温度の範囲内ですべての品種のバーンインが可能とな
るため、バーンイン装置の使用効率が向上する。さらに
液体や風をＬＳＩチップの周囲に流す場合と異なり、リ
ードに与える負荷もないためリード変形等が発生しない
、等の効果がある。
第１図は本発明の第１の実施例の縦断面図、第２図は第
１図の一部を示す斜視図、第３図は本発明の第２の実施
例の縦断面図、第４図は従来のバーンイン装置の断面図
である。 ■・・・金属ブロック、２・・・ＬＳＩチップ、３・・
・ＴＡＢリード、４・・・ＴＡＢサンプルキャリア、５
・・・プリント基板、６・・・スプリングピン、７・・
・ＬＳＩチップ吸着穴、８・・・サーモモジュール、９
・・・サーモモジュール電源供給端子、１０・・・バー
ンイン用ソケット、１１・・・ソケット固定用ねじ。
１図の一部を示す斜視図、第３図は本発明の第２の実施
例の縦断面図、第４図は従来のバーンイン装置の断面図
である。 ■・・・金属ブロック、２・・・ＬＳＩチップ、３・・
・ＴＡＢリード、４・・・ＴＡＢサンプルキャリア、５
・・・プリント基板、６・・・スプリングピン、７・・
・ＬＳＩチップ吸着穴、８・・・サーモモジュール、９
・・・サーモモジュール電源供給端子、１０・・・バー
ンイン用ソケット、１１・・・ソケット固定用ねじ。
Claims (2)
- （１）ＴＡＢ方式を用いた集積回路のバーンイン装置に
おいて、前記装置へＬＳＩチップを装着する際このチッ
プの裏面を接触させる金属ブロックを有し、この金属ブ
ロックには前記チップへのバイアス印加時にチップ温度
を制御するサーモモジュールが取り付けられていること
を特徴とするバーンイン装置。 - （２）金属ブロックにはＬＳＩチップを吸着する吸着穴
が設けられている請求項（１）記載のバーンイン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193020A JPH0356874A (ja) | 1989-07-25 | 1989-07-25 | バーンイン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193020A JPH0356874A (ja) | 1989-07-25 | 1989-07-25 | バーンイン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0356874A true JPH0356874A (ja) | 1991-03-12 |
Family
ID=16300841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193020A Pending JPH0356874A (ja) | 1989-07-25 | 1989-07-25 | バーンイン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0356874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH052050A (ja) * | 1991-06-25 | 1993-01-08 | Nec Corp | 高電力半導体集積回路冷却試験治具 |
| JPH0685006A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | インナーリードボンダ |
-
1989
- 1989-07-25 JP JP1193020A patent/JPH0356874A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH052050A (ja) * | 1991-06-25 | 1993-01-08 | Nec Corp | 高電力半導体集積回路冷却試験治具 |
| JPH0685006A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | インナーリードボンダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8264851B2 (en) | Multi-configuration processor-memory substrate device | |
| US6880970B2 (en) | Method and apparatus for isolating an ambient air temperature sensor | |
| US5946544A (en) | Circuit board-mounted IC package cooling and method | |
| US10260961B2 (en) | Integrated circuit packages with temperature sensor traces | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| CN101097896A (zh) | 电源调整装置 | |
| EP0247927A1 (en) | Apparatus and method for high temperature environmental testing of a semiconductor device | |
| JP3113005B2 (ja) | キャリアのない集積回路パッケージ | |
| US10060969B2 (en) | Test board unit and apparatus for testing a semiconductor chip including the same | |
| JPH0356874A (ja) | バーンイン装置 | |
| TW200816571A (en) | Extended package substrate | |
| US7402912B2 (en) | Method and power control structure for managing plurality of voltage islands | |
| JP2000329821A (ja) | 半導体試験装置のハンドラ | |
| US20180108642A1 (en) | Interposer heater for high bandwidth memory applications | |
| GB2377324A (en) | Test mounting for surface mount device packages | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| KR940009571B1 (ko) | 번인소켓 | |
| KR970018436A (ko) | 노출된 공통 패드를 갖는 멀티 칩 패키지 | |
| KR20070070769A (ko) | 반도체 패키지의 테스트 소켓 장치 | |
| KR20000019706A (ko) | 열전 냉각기를 갖는 반도체 소자 모듈과 그의 방열 시스템 | |
| JPS62277785A (ja) | 印刷配線基板 | |
| JP2000188171A (ja) | 電子回路部品の温度制御装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPS6310537A (ja) | 半導体装置 | |
| JPH02237055A (ja) | 樹脂封止型半導体装置 |