JPS5927129B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS5927129B2 JPS5927129B2 JP54111895A JP11189579A JPS5927129B2 JP S5927129 B2 JPS5927129 B2 JP S5927129B2 JP 54111895 A JP54111895 A JP 54111895A JP 11189579 A JP11189579 A JP 11189579A JP S5927129 B2 JPS5927129 B2 JP S5927129B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- output
- comparator
- waveform shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 title description 18
- 238000007493 shaping process Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は位相同期回路に関するものであり、特に位相
同期ループの同期状態を検出し、ループの引き込み範囲
を拡大するに際して外来のパルス性雑音に対して極めて
安定に動作する回路の構成を提供せんきするものである
。
同期ループの同期状態を検出し、ループの引き込み範囲
を拡大するに際して外来のパルス性雑音に対して極めて
安定に動作する回路の構成を提供せんきするものである
。
この発明に関係する位相同期ループは、周知のフェーズ
ロックドループ(PLL)方式のように電圧制御形見振
器とこの発振器に低域ろ波器を介して制御信号を供給す
る位相比較器りを有し、位相比較器は入力信号と電圧制
御形見振器の出力信号との位相差に応じた誤差信号を発
゛生ずる構成であって、このループの同期状態は電圧制
御形見振器の自走周波数が入力信号き周波数とほぼ等し
いときに得られ、このとき両者の周波数は一致し、それ
らの間の位相差はほぼπ/2(rad)である。
ロックドループ(PLL)方式のように電圧制御形見振
器とこの発振器に低域ろ波器を介して制御信号を供給す
る位相比較器りを有し、位相比較器は入力信号と電圧制
御形見振器の出力信号との位相差に応じた誤差信号を発
゛生ずる構成であって、このループの同期状態は電圧制
御形見振器の自走周波数が入力信号き周波数とほぼ等し
いときに得られ、このとき両者の周波数は一致し、それ
らの間の位相差はほぼπ/2(rad)である。
一方非同期状態は前述した電圧制御形見振器と入力信号
々の周波数が異なるときに生じやすく、この状態で生じ
る位相比較器の出力ビート信号が低域ろ波器によって減
衰されるとこのループはもはや同期状態への復帰機能を
もたなくなる。
々の周波数が異なるときに生じやすく、この状態で生じ
る位相比較器の出力ビート信号が低域ろ波器によって減
衰されるとこのループはもはや同期状態への復帰機能を
もたなくなる。
従って復帰のためには電圧制御形見振器の自走周波数を
入力信号の周波数に近づける何らかの作用が必要である
。
入力信号の周波数に近づける何らかの作用が必要である
。
このような位相同期ループを有した受信装置では非同期
状態に生じるビートによる雑音の除去、あるいは同期状
態の表示、さらには同期状態への復帰を自動的に行なわ
せるこきが望まれ、このために必要な同期、非同期状態
の検出機能は本出願人による特許願昭51−15462
7号「位相同期装置」の明細書に記載のものがある。
状態に生じるビートによる雑音の除去、あるいは同期状
態の表示、さらには同期状態への復帰を自動的に行なわ
せるこきが望まれ、このために必要な同期、非同期状態
の検出機能は本出願人による特許願昭51−15462
7号「位相同期装置」の明細書に記載のものがある。
この装置では第1図に示したような電圧制御形見振器1
の制御信号を発生する第1の位相比較器2を含む位相同
期ループさ、この位相比較器と相対的にπ/2(rad
)異なった位相軸で動作する第2の位相比較器3(すな
わち振幅同期復調器)とを設け、さらにこの第2の位相
比較器の出力側に同期状態を判定するための整流回路4
を配置し、その整流極性を前述した第2の位相比較器の
復調極性さ逆の極性に選定するこさが記載されている。
の制御信号を発生する第1の位相比較器2を含む位相同
期ループさ、この位相比較器と相対的にπ/2(rad
)異なった位相軸で動作する第2の位相比較器3(すな
わち振幅同期復調器)とを設け、さらにこの第2の位相
比較器の出力側に同期状態を判定するための整流回路4
を配置し、その整流極性を前述した第2の位相比較器の
復調極性さ逆の極性に選定するこさが記載されている。
この種の構成の位相同期装置では無線AM受信機への応
用に際して欠点をもつ場合があり、以下テレビジョン受
信機の映像検波段への応用を例にとって説明をする。
用に際して欠点をもつ場合があり、以下テレビジョン受
信機の映像検波段への応用を例にとって説明をする。
例えばヘヤードライヤーなどによって生じるパルス性の
雑音が混入した信号を受信する場合には、振幅同期復調
器3(第2の位相比較器)の出力端、すなわち整流回路
4の入力端の信号には零搬送波レベルを越える雑音が重
畳し、この整流回路4は映像検波器に直流結合されたい
わゆる振幅分離形の構成であるので位相同期ループが同
期状態にあっても雑音によって動作する欠点がある。
雑音が混入した信号を受信する場合には、振幅同期復調
器3(第2の位相比較器)の出力端、すなわち整流回路
4の入力端の信号には零搬送波レベルを越える雑音が重
畳し、この整流回路4は映像検波器に直流結合されたい
わゆる振幅分離形の構成であるので位相同期ループが同
期状態にあっても雑音によって動作する欠点がある。
従って、このような整流回路を用いて同期状態を検出し
、その出力で例えば同期状態を表示したり、引き込み範
囲を拡大するための回路を制御したりする場合には誤動
作となるので実用に適さなくなるものである。
、その出力で例えば同期状態を表示したり、引き込み範
囲を拡大するための回路を制御したりする場合には誤動
作となるので実用に適さなくなるものである。
本発明は上述したような振幅分離形の位相同期状態検出
機構の耐雑音特性を改善するに際して、特に位相同期ル
ープの引き込み範囲を拡大するための機能をもつものを
提供せんさするものである。
機構の耐雑音特性を改善するに際して、特に位相同期ル
ープの引き込み範囲を拡大するための機能をもつものを
提供せんさするものである。
本発明においては、通常の位相同期ループを構成する第
1の位相比較器(以下位相比較器と称すλ低域ろ波器お
よび電圧制御形見振器を有し、前述した位相比較器とπ
/2(rad)異なる位相軸で動作するように構成した
第2の位相比較器(以下映像検波器と称す)さ、その出
力端に直流結合されたレベル比較器、およびレベル比較
器の出力を略鋸歯状波信号に変換する第1の波形整形回
路と、その出力信号を略矩形波信号に変換するための第
2の波形整形回路と、その出力側に配置された積分器き
からなる位相同期状態検出回路が配置される。
1の位相比較器(以下位相比較器と称すλ低域ろ波器お
よび電圧制御形見振器を有し、前述した位相比較器とπ
/2(rad)異なる位相軸で動作するように構成した
第2の位相比較器(以下映像検波器と称す)さ、その出
力端に直流結合されたレベル比較器、およびレベル比較
器の出力を略鋸歯状波信号に変換する第1の波形整形回
路と、その出力信号を略矩形波信号に変換するための第
2の波形整形回路と、その出力側に配置された積分器き
からなる位相同期状態検出回路が配置される。
本発明では位相同期ループの引き込み範囲を拡大するに
際して特別の新たな回路は不要で前述した積分器の充放
電時定数比を所定の値に設定するのみで達成される特徴
をもっている。
際して特別の新たな回路は不要で前述した積分器の充放
電時定数比を所定の値に設定するのみで達成される特徴
をもっている。
以下実施例を示した図面を用いて詳細に説明する。
第2図は本発明による位相同期回路の一実施例の構成を
示したブ田ンクダイヤグラムである。
示したブ田ンクダイヤグラムである。
電圧制御形見振器1、位相比較器2、低域ろ波器5から
なる位相同期ループは端子T1の入力信号の映像搬送波
の周波数に電圧制御形見振器の発振周波数を同期させ、
同期状態ではそれらの間の位相差は相対的におよそπ/
2(rad)であり、映像検波器3は前述した発振器1
の出力をπ/2 (r a d )移相する移相器6の
配置によって同相同期検波器の機能が与えられる。
なる位相同期ループは端子T1の入力信号の映像搬送波
の周波数に電圧制御形見振器の発振周波数を同期させ、
同期状態ではそれらの間の位相差は相対的におよそπ/
2(rad)であり、映像検波器3は前述した発振器1
の出力をπ/2 (r a d )移相する移相器6の
配置によって同相同期検波器の機能が与えられる。
これらの配置は位相同期ループを用いた振幅同期検波器
の構成の一例としてよく知られている。
の構成の一例としてよく知られている。
レベル比較器7は第3図aで示したように映像検波器3
の出力の零搬送波レベル■1を越える方向の信号を検出
するようにその動作開始点V2が与えられる。
の出力の零搬送波レベル■1を越える方向の信号を検出
するようにその動作開始点V2が与えられる。
従って位相同期ループが非同期状態にあるききには、こ
のレベル比較器7の出力にはビート信号の半サイクルに
対応した同図すで示すようなパルス状の信号が得られる
。
のレベル比較器7の出力にはビート信号の半サイクルに
対応した同図すで示すようなパルス状の信号が得られる
。
次に位相同期ループが同期状態にあってパルス状の雑音
が混入した信号を受信した場合、レベル比較器7は第3
図Cで示した検波出力信号■8中の雑音′vN1を同図
dの如くに(V′N1)出力する。
が混入した信号を受信した場合、レベル比較器7は第3
図Cで示した検波出力信号■8中の雑音′vN1を同図
dの如くに(V′N1)出力する。
上述した本実施例におけるレベル比較器7の動作は従来
装置におけるものと同一であるが以下の信号処理を行な
うこさにより雑音に対する安定度の著しい改善が行なわ
れる。
装置におけるものと同一であるが以下の信号処理を行な
うこさにより雑音に対する安定度の著しい改善が行なわ
れる。
まずレベル比較器7の出力側に配置した第1の波形整形
回路8はレベル比較器7がおよそデユープ450%程度
の連続した信号を発生するときのみ鋸歯状波信号を発生
するように構成される。
回路8はレベル比較器7がおよそデユープ450%程度
の連続した信号を発生するときのみ鋸歯状波信号を発生
するように構成される。
例えばこのような回路は所定の充電時定数をもった充電
回路き、充電回路の充電レベルを検出する回路とこの検
出回路で所定の期間のみ前述した充電回路の充電動作を
停止させるさともに放電回路を駆動するこきによって容
易に実現できる(詳細は後述される)。
回路き、充電回路の充電レベルを検出する回路とこの検
出回路で所定の期間のみ前述した充電回路の充電動作を
停止させるさともに放電回路を駆動するこきによって容
易に実現できる(詳細は後述される)。
このような第1の波形整形回路8を配置することにより
、その出力端にはビート信号および雑音に対して第3図
eおよびfで示した波形が得られる。
、その出力端にはビート信号および雑音に対して第3図
eおよびfで示した波形が得られる。
この第3図eで示した波形は位相同期ループが非同期状
態にあるときに生じるものである。
態にあるときに生じるものである。
レベル比較器7の出力ビート信号は同図すで示すような
デユーティ50%の連続したパルス信号であってグラウ
ンド(GND)レベルからV3のレベルまで所定の時定
数で充電し、■3のレベルに到達すると放電回路が動作
を開始し充電電荷を放電して■4のレベルまで下降する
ことが示されており、このV4のレベルに達すると放電
動作が停止して以降充電、放電動作を繰り返す。
デユーティ50%の連続したパルス信号であってグラウ
ンド(GND)レベルからV3のレベルまで所定の時定
数で充電し、■3のレベルに到達すると放電回路が動作
を開始し充電電荷を放電して■4のレベルまで下降する
ことが示されており、このV4のレベルに達すると放電
動作が停止して以降充電、放電動作を繰り返す。
一方、位相同期ループが同期状態にあるききに検出され
た雑音V′N1(第3図d)は前述したビート信号で充
電時定数上回じ時定数で充電回路を駆動する。
た雑音V′N1(第3図d)は前述したビート信号で充
電時定数上回じ時定数で充電回路を駆動する。
しかしながらこの雑音はパルス性のものであって通常間
欠的に生じる。
欠的に生じる。
例えばよく知られたヘヤードライヤー雑音ではおよそデ
ユーティ10%以下で商用電源の周波数に同期している
。
ユーティ10%以下で商用電源の周波数に同期している
。
従って、このようなパルス雑音による充電回路の充電ピ
ークレベルは第3図fで示すように■、のレベルであっ
てビート信号によって生じる波形と著しく異なり、この
とき放電回路は停止した状態を保持し続ける。
ークレベルは第3図fで示すように■、のレベルであっ
てビート信号によって生じる波形と著しく異なり、この
とき放電回路は停止した状態を保持し続ける。
上述したこbからこの発明で配置した第1の波形整形回
路8の出力の有効な信号処理方式が見い出されよう。
路8の出力の有効な信号処理方式が見い出されよう。
すなわちビート信号と雑音とで第1の波形整形回路の出
力は直流レベルに大きい差異が生じることと、雑音に対
して充電検出回路および放電回路が動作を停止すること
である。
力は直流レベルに大きい差異が生じることと、雑音に対
して充電検出回路および放電回路が動作を停止すること
である。
従ってこの発明によって配置される第2の波形整形回路
9は第3図eの■3レベルの近傍にスライスレベルを設
けたスライス回路で矩形波に変換するか、もしくは前述
した充電検出回路の出力を用いるべく構成することによ
って実現できる。
9は第3図eの■3レベルの近傍にスライスレベルを設
けたスライス回路で矩形波に変換するか、もしくは前述
した充電検出回路の出力を用いるべく構成することによ
って実現できる。
第4図は第2の波形整形回路9に前述したスライス回路
を用いて入力の鋸歯状波信号から矩形波信号をぬのレベ
ルでスライスするこきによって得ることを示しており、
同図すの実線で示した矩形波信号はビート信号にのみ正
確に対応する。
を用いて入力の鋸歯状波信号から矩形波信号をぬのレベ
ルでスライスするこきによって得ることを示しており、
同図すの実線で示した矩形波信号はビート信号にのみ正
確に対応する。
本発明は上述したようにレベル比較器と第1および第2
の波形整形回路とを映像検波器の出力側に全て直流結合
した状態で配置する構成であって、位相同期ループが非
同期状態にあるききにのみに生じるビート信号に正確に
対応した矩形波信号を第2の波形整形回路の出力端に得
るものであり、第4図すの破線で示すような波形に積分
することによって位相同期ループの引き込み範囲の拡大
のための信号として用いることができる。
の波形整形回路とを映像検波器の出力側に全て直流結合
した状態で配置する構成であって、位相同期ループが非
同期状態にあるききにのみに生じるビート信号に正確に
対応した矩形波信号を第2の波形整形回路の出力端に得
るものであり、第4図すの破線で示すような波形に積分
することによって位相同期ループの引き込み範囲の拡大
のための信号として用いることができる。
第5図はこの発明の第2の波形整形回路の出力を積分器
10で略鋸歯状波に変換して位相同期ループの低域ろ波
器5の出力と合成して電圧制御形発振器に供給して第2
の位相同期ループを構成することを示したものである。
10で略鋸歯状波に変換して位相同期ループの低域ろ波
器5の出力と合成して電圧制御形発振器に供給して第2
の位相同期ループを構成することを示したものである。
位相同期ループの引き込み範囲を決定する要素は種々あ
るが、特にこの低域ろ波器5が同期引き込み範囲に大き
く影響することは周知の事実であり、通常数十(KHz
)と極めて狭くテレビジョン受信機の映像検波段への応
用を限外する一要因きなっている。
るが、特にこの低域ろ波器5が同期引き込み範囲に大き
く影響することは周知の事実であり、通常数十(KHz
)と極めて狭くテレビジョン受信機の映像検波段への応
用を限外する一要因きなっている。
この発明の第5図の構成によれば積分器10の出力によ
って電圧制御形発振器を掃引する第2の位相同期ループ
を有した構成であるので積分器の出力レベルに応じて大
幅な引き込み範囲を拡大するこきができる。
って電圧制御形発振器を掃引する第2の位相同期ループ
を有した構成であるので積分器の出力レベルに応じて大
幅な引き込み範囲を拡大するこきができる。
実際の応用に際しては積分器10の出力には直流分が含
まれるので直流阻止コンデンサを介して低域ろ波器3に
交流外のみを重畳する構成が望ましい。
まれるので直流阻止コンデンサを介して低域ろ波器3に
交流外のみを重畳する構成が望ましい。
次に本発明の位相同期回路の第1および第2の波形整形
回路Iこ好適な具体回路を示した第6図について説明し
よう。
回路Iこ好適な具体回路を示した第6図について説明し
よう。
エミッタが共通接続されたトランジスタ対Q1.Q2は
レベル比較器を構成するものであり、この段の動作開始
レベルは電圧源E1で設定される。
レベル比較器を構成するものであり、この段の動作開始
レベルは電圧源E1で設定される。
トランジスタQ1のベースに供給される信号が前述した
第3図Cの極性であると仮定するき、この信号の零搬送
波レベルは第3図の■ルベルであり、このさき電圧源E
1は■2の直流レベルをトランジスタQ2のベースに供
給する。
第3図Cの極性であると仮定するき、この信号の零搬送
波レベルは第3図の■ルベルであり、このさき電圧源E
1は■2の直流レベルをトランジスタQ2のベースに供
給する。
ダーリントン接続されたPNPトランジスタQ3とNP
N)ランジスタQ4は抵抗R1を介して積分コンデンサ
C1をレベル比較器の出力に応じて充電する。
N)ランジスタQ4は抵抗R1を介して積分コンデンサ
C1をレベル比較器の出力に応じて充電する。
トランジスタはQ5.Q6およびQ7は積分コンデンサ
C1の充電レベルを検出するためのものであって通常、
すなわちコンデンサC1の充電レベルが低い場合には、
この検出回路がオフとなるようにバイアス抵抗R2r
R3の比が所定の値に設定される。
C1の充電レベルを検出するためのものであって通常、
すなわちコンデンサC1の充電レベルが低い場合には、
この検出回路がオフとなるようにバイアス抵抗R2r
R3の比が所定の値に設定される。
トランジスタQ、のオフ状態によって、放電回路を構成
する抵抗R4、トランジスタQ8(!1−1−ランジス
タqのベースバイアスを切り換えるべく配置した抵抗R
5、トランジスタQ9もオフし続ける。
する抵抗R4、トランジスタQ8(!1−1−ランジス
タqのベースバイアスを切り換えるべく配置した抵抗R
5、トランジスタQ9もオフし続ける。
このような状態は積分コンデンサC1の充電レベルがト
ランジスタQ6のベースバイアスレベルよりも高くなら
ない限り変化しない。
ランジスタQ6のベースバイアスレベルよりも高くなら
ない限り変化しない。
位相同期ループが同期状態にあれば、前述したトランジ
スタQl、Q2によって構成されたレベル比較器は零搬
送波レベルを越える雑音(例えば第3図CのVNl)に
のみ応答する。
スタQl、Q2によって構成されたレベル比較器は零搬
送波レベルを越える雑音(例えば第3図CのVNl)に
のみ応答する。
このような雑音のデユーティレシオは非常に小さく積分
コンデンサC7の充電レベルはトランジスタQ6のベー
スバイアスのレベルに達し得ないので充電検出回路のト
ランジスタQ5は依然としてオフ状態を保持し、第2の
積分器を構成するトランジスタQ9のエミッタ端子には
伺らの信号は得られない。
コンデンサC7の充電レベルはトランジスタQ6のベー
スバイアスのレベルに達し得ないので充電検出回路のト
ランジスタQ5は依然としてオフ状態を保持し、第2の
積分器を構成するトランジスタQ9のエミッタ端子には
伺らの信号は得られない。
一方、位相同期ループが非同期状態であるならばトラン
ジス’) Qt 、Q2のレベル比較器はビート信号の
零搬送波レベルを越える成分に確実に応答し、およそデ
ユーティ50%の信号(例えば第3図すの如くの)で積
分コンデンサC1を充電し続ける。
ジス’) Qt 、Q2のレベル比較器はビート信号の
零搬送波レベルを越える成分に確実に応答し、およそデ
ユーティ50%の信号(例えば第3図すの如くの)で積
分コンデンサC1を充電し続ける。
トランジスタQ5をオフ状態からオン状態へ変化させる
ためにはトランジスタQ4のエミッタ端子での電圧のピ
ークレベルが抵抗R2とR3によって供給されたトラン
ジスタqのベースバイアスレベルよりも高いこ七が必要
である。
ためにはトランジスタQ4のエミッタ端子での電圧のピ
ークレベルが抵抗R2とR3によって供給されたトラン
ジスタqのベースバイアスレベルよりも高いこ七が必要
である。
トランジスタQ5がオン状態になるさQ7 、Qs −
Q9 、QIOの全てのトランジスタがオン状態に突入
する。
Q9 、QIOの全てのトランジスタがオン状態に突入
する。
トランジスタQ8は抵抗R4で制限した時定数で積分コ
ンデンサC1の充電々荷の放電動作を開始するがコンデ
ンサC1はトランジスタQ4によって依然として充電さ
れ続けている。
ンデンサC1の充電々荷の放電動作を開始するがコンデ
ンサC1はトランジスタQ4によって依然として充電さ
れ続けている。
一方、トランジスタQ6はそのベースバイアスがトラン
ジスタQ9のオン動作によって下げられる。
ジスタQ9のオン動作によって下げられる。
従って、トランジスタQ、を再度オフ状態とするために
はこのQ5のベース電位がQ6のベース電位よりも低く
なることが必要であって、このために抵抗R4とコンデ
ンサC1との放電時定数が抵抗R1による充電時定数よ
りも小となるように設定する。
はこのQ5のベース電位がQ6のベース電位よりも低く
なることが必要であって、このために抵抗R4とコンデ
ンサC1との放電時定数が抵抗R1による充電時定数よ
りも小となるように設定する。
上述したこきかられかるようにトランジスタQ5のオン
期間はコンデンサC1を含む積分器の充電と放電の時定
数の差にほぼ対応するものであるからトランジスタQI
Oのベースには、Q5がオンの間のみに正パルスを生じ
る信号が得られる。
期間はコンデンサC1を含む積分器の充電と放電の時定
数の差にほぼ対応するものであるからトランジスタQI
Oのベースには、Q5がオンの間のみに正パルスを生じ
る信号が得られる。
このパルス信号はトランジスタQ、0%コンデンサC2
、抵抗R6で構成した積分器によって略鋸歯状波信号に
変換され、電圧制御形見振器の掃引信号として用いられ
る。
、抵抗R6で構成した積分器によって略鋸歯状波信号に
変換され、電圧制御形見振器の掃引信号として用いられ
る。
以上説明した第6図の具体構成では第1の波形整形回路
における積分器を構成するに際して充電部と放電部とが
独力に動作するようになされており、この放電部が充電
検出回路によって制御されるように配置されている。
における積分器を構成するに際して充電部と放電部とが
独力に動作するようになされており、この放電部が充電
検出回路によって制御されるように配置されている。
従ってこの発明の基本構成で述べた第2の波形整形回路
、すなわち鋸歯状波信号を矩形波信号に変換するための
回路を新たに設ける必要がない利点をもつものであり、
この第6図の構成の中では用途に応じて回路の変形が可
能である。
、すなわち鋸歯状波信号を矩形波信号に変換するための
回路を新たに設ける必要がない利点をもつものであり、
この第6図の構成の中では用途に応じて回路の変形が可
能である。
例えばトランジスタQ6のコレクタに負荷を設けること
、あるいはそのベースより矩形波信号を得るときなどは
任意に選択され得るものである。
、あるいはそのベースより矩形波信号を得るときなどは
任意に選択され得るものである。
またこのような具体構成の中では雑音に対する安定度を
より高めるためにコンデンサC1に抵抗を並列接続する
ことができる。
より高めるためにコンデンサC1に抵抗を並列接続する
ことができる。
これは雑音によって充電されたコンデンサC1の充電々
荷は第6図の構成ではトランジスタQ、 、 Q5.
Qsのオフ状態でのもれ電流によってのみ放電され、通
常のシリコントランジスタでのこの値は極めて小さい。
荷は第6図の構成ではトランジスタQ、 、 Q5.
Qsのオフ状態でのもれ電流によってのみ放電され、通
常のシリコントランジスタでのこの値は極めて小さい。
従って雑音が繰り返し生じるこ々に対してトランジスタ
Q5がオン状態に突入するこきを前述した抵抗の配置に
より防ぐこ々ができる実用的な利点が得られる。
Q5がオン状態に突入するこきを前述した抵抗の配置に
より防ぐこ々ができる実用的な利点が得られる。
この発明は位相同期ループの同期、非同期状態を検出し
、非同期状態においては自動的にループの引き込み範囲
を拡大するための信号を直接得るに際して振幅同期検波
器とその出力側に配置したレベル比較器の出力を第1の
波形整形回路で鋸歯状波信号に変換した後、第2の波形
整形回路で矩形波信号に変換する回路を設け、この出力
を積分器で略鋸歯状波信号に変換して電圧制御形発振器
へ供給するこさとして説明したが、言うまでもなくこの
ような出力の用途に限定されるものではない。
、非同期状態においては自動的にループの引き込み範囲
を拡大するための信号を直接得るに際して振幅同期検波
器とその出力側に配置したレベル比較器の出力を第1の
波形整形回路で鋸歯状波信号に変換した後、第2の波形
整形回路で矩形波信号に変換する回路を設け、この出力
を積分器で略鋸歯状波信号に変換して電圧制御形発振器
へ供給するこさとして説明したが、言うまでもなくこの
ような出力の用途に限定されるものではない。
特に積分器は用途に応じてその積分時定数を選択するこ
とにより一定レベルの直流出力とすることができる。
とにより一定レベルの直流出力とすることができる。
この場合この積分器は尖頭値整流回路で構成するのが好
適である。
適である。
また複数の波形の異なる検出信号を出力することも容易
であり、これらは全てこの発明の範囲に含まれるもので
ある。
であり、これらは全てこの発明の範囲に含まれるもので
ある。
またこの発明によってもたらされる利点は言うまでもな
くパルス雑音によって誤動作することのない同期状態の
検出動作が実現されるのみでなく、第2の位相同期ルー
プを配置することによってループの引き込み範囲を大幅
に拡大できる性能上の利点と、全ての回路が直流結合し
た状態で構成することが可能であってコンデンサを接続
するための端子が少ないことからこのような回路の集積
回路化に好適であるなどの実用的な利点をも兼ね備えた
ものである。
くパルス雑音によって誤動作することのない同期状態の
検出動作が実現されるのみでなく、第2の位相同期ルー
プを配置することによってループの引き込み範囲を大幅
に拡大できる性能上の利点と、全ての回路が直流結合し
た状態で構成することが可能であってコンデンサを接続
するための端子が少ないことからこのような回路の集積
回路化に好適であるなどの実用的な利点をも兼ね備えた
ものである。
第1図は従来の位相同期回路を示す構成図、第2図は本
発明の一実施例を示す構成図、第3図、第4図は要部波
形図、第5図は他の実施例を示す要部構成図、第6図は
要部回路図である。 1・・・・・・電圧制御形発振器、2・・−・・位相比
較器、3・・・・・・映像検波器、5・・・・・・低域
ろ波器、6・・・・・・移相器、7・・・・・・レベル
比較器、8・・・・・・第1の波形整形回路、9・・・
・・・第2の波形整形回路、10・・・・・・積分器。
発明の一実施例を示す構成図、第3図、第4図は要部波
形図、第5図は他の実施例を示す要部構成図、第6図は
要部回路図である。 1・・・・・・電圧制御形発振器、2・・−・・位相比
較器、3・・・・・・映像検波器、5・・・・・・低域
ろ波器、6・・・・・・移相器、7・・・・・・レベル
比較器、8・・・・・・第1の波形整形回路、9・・・
・・・第2の波形整形回路、10・・・・・・積分器。
Claims (1)
- 【特許請求の範囲】 1 制御電圧によって発振周波数が制御される電圧制御
形発振器と、振幅変調された信号を入力信号として該発
振器に低域ろ波器を介して制御電圧を供給する第1の位
相比較器とからなる第1の位相同期ループを有し、前記
位相比較器とは前記入力信号の搬送波周波数で略π/2
(rad)異なる位相軸で動作する第2の位相比較器と
、その出力端に直流結合されるキキもtこ第1の基準電
圧によって動作開始点が設定されてなる第1のレベル比
較器と、該比較器の出力を該鋸歯状波信号に変換する第
1の波形整形回路さ、該整形回路の出力を略矩形波信号
に変換する第2の波形整形回路とを有するときもに、該
第2の波形整形回路の出力が積分器を介して前記電圧制
御形発振器に供給されてなる第2の位相制御ループとを
具備してなる位相同期回路。 2 前記電圧制御形発振器は前記低域ろ波器の出力の略
直流成分と積分器の出力の交流成分とによって制御され
るべく構成してなる特許請求の範囲第1項記載の位相同
期回路。 3 前記第1の波形整形回路は前記第1のレベル比較器
の出力を入力として所定の時定数でコンデンを充電する
ように構成してなる充電回路と、該コンデンサの充電電
荷を所定の時定数で放電させるための放電回路とによっ
て構成され、前記第2の波形整形回路は、2つの異なる
直流出力を切換えるべく構成されてなる基準電圧発生回
路と、その出力と前記第1の波形整形回路の出力さを比
較するための第2のレベル比較器とを有し、該レベル比
較器の出力で前記基準電圧発生回路と放電回路とを制御
するとともに該出力を第2の波形整形回路の出力さして
なる特許請求の範囲第1項記載の位相同期回路。 4 前記積分器は前記第2の波形整形回路より供給され
てなる入力の略矩形波信号を略鋸歯状波信号に変換する
べくその充放電時定数が設定されてなる特許請求の範囲
第1項記載の位相同期回路。 5 前記放電回路は前記第2のレベル比較器の出力で放
電動作が制御される構成の第1の放電回路き、一定の放
電時定数を有した第2の放電回路とで構成してなる特許
請求の範囲第3項記載の位相同期回路。 6 前記積分器はトランジスタと該トランジスタのエミ
ッタに接続されてなる積分コンデンサと放電抵抗との並
列接続回路とによって構成されてなる特許請求の範囲第
4項記載の位相同期回路。 7 制御電圧によって発振周波数が制御される電圧制御
形発振器き、振幅変調された信号を入力信号として該発
振器に低域ろ波器を介して制御電圧を供給する第1の位
相比較器とからなる位相同期ループを備えるとさもに、
前記位相比較器とは前記入力信号の搬送波周波数で略π
/2(rad)異なる位相軸で動作する第2の位相比較
器と、その出力端に直流結合されるときもに第1の基準
電圧によって動作開始点が設定されてなる第1のレベル
比較器と、該比較器の出力を略鋸歯状波信号に変換する
第1の波形整形回路と、該整形回路の出力を略矩形波信
号に変換する第2の波形整形回路を有し、その出力が積
分器を介して出力する位相同期検出回路さを具備してな
る位相同期回路。 8 前記積分器が尖頭値整流回路によって構成されてな
る特許請求の範囲第7項記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54111895A JPS5927129B2 (ja) | 1979-08-31 | 1979-08-31 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54111895A JPS5927129B2 (ja) | 1979-08-31 | 1979-08-31 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636235A JPS5636235A (en) | 1981-04-09 |
| JPS5927129B2 true JPS5927129B2 (ja) | 1984-07-03 |
Family
ID=14572820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54111895A Expired JPS5927129B2 (ja) | 1979-08-31 | 1979-08-31 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927129B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291425A (ja) * | 1986-06-12 | 1987-12-18 | Mitsubishi Motors Corp | 層状燃焼エンジン |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4485354A (en) * | 1982-05-28 | 1984-11-27 | Rca Corporation | PLL Oscillator synchronizing system with DC control of free-running frequency |
-
1979
- 1979-08-31 JP JP54111895A patent/JPS5927129B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291425A (ja) * | 1986-06-12 | 1987-12-18 | Mitsubishi Motors Corp | 層状燃焼エンジン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636235A (en) | 1981-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| JPH0795064A (ja) | クロック回復装置 | |
| US4117406A (en) | Muting arrangement for am synchronous detector using a pll circuit | |
| JPS61502437A (ja) | 周波数制御発振器 | |
| JPS5810018B2 (ja) | デイジタル位相比較器 | |
| KR920704501A (ko) | 텔레비젼 신호 검출회로 | |
| US5091702A (en) | Automatic sweep-to-lock circuit for a phase-locked loop | |
| US6008693A (en) | FM-sound demodulator for TV sound signals and method of detecting sound carriers | |
| KR0154789B1 (ko) | 직류레벨 포획장치가 결합된 위상동기루프 | |
| JPS585536B2 (ja) | 周期的パルス入力信号に従つて出力信号を同期させる回路配置 | |
| JPH01501591A (ja) | マイクロプロセツサ制御の操作部とスイツチング電源回路部を有するテレビジヨン受信機 | |
| JPS6098727A (ja) | 同期はずれ検出回路 | |
| JPH05268078A (ja) | 周波数監視機能を有するpllキャリブレーション回路 | |
| JPH01238694A (ja) | 画像表示装置 | |
| JPH0357307A (ja) | 回路 | |
| JPH0635549Y2 (ja) | 位相同期受信機 | |
| KR940006093Y1 (ko) | 디지탈 위상 동기 회로 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPS584271Y2 (ja) | サ−チ回路装置 | |
| JPS5951789B2 (ja) | 位相同期装置 | |
| EP0140567B1 (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPS59127425A (ja) | 位相同期回路 |