JPH0357314A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0357314A JPH0357314A JP1193263A JP19326389A JPH0357314A JP H0357314 A JPH0357314 A JP H0357314A JP 1193263 A JP1193263 A JP 1193263A JP 19326389 A JP19326389 A JP 19326389A JP H0357314 A JPH0357314 A JP H0357314A
- Authority
- JP
- Japan
- Prior art keywords
- power device
- region
- emitter
- cell
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、エンハンスメント形電界効果トランジスタ（
ＭＯＳＦＥＴ）等の電圧駆動型パワーデバイスから構成
される半導体装置に関し、特にその電圧駆動型パワーデ
バイスの短絡保護及び温度検出をモノリシツク上に実現
する半導体装置に関するものである。
ＭＯＳＦＥＴ）等の電圧駆動型パワーデバイスから構成
される半導体装置に関し、特にその電圧駆動型パワーデ
バイスの短絡保護及び温度検出をモノリシツク上に実現
する半導体装置に関するものである。
従来から用いられているパワーデバイスの短絡保護回路
として第４図に示すものが、１たその温度保護回路とし
て第６図に示すものかあシ、これらパワーデバイスの素
子断面構造をそれぞれ第３図，第５図を参照して説明す
る。
として第４図に示すものが、１たその温度保護回路とし
て第６図に示すものかあシ、これらパワーデバイスの素
子断面構造をそれぞれ第３図，第５図を参照して説明す
る。
第３図は第４図におけるパクーデバイスの素子断面構造
を示したものである。これは、第３図，第４図に示すよ
うに、電圧駆動型パワーデバイスＱ０のソース（エミッ
タともいう）及び電流検出端子Ｓ ， Ｓｅにバイポー
ラトランジスタＱ１のエミツタ及びベース端子をそれぞ
れ接続し、このバイポーラトランジスタＱｌ のコレク
タと電圧駆動型パワーデバイスＱｏのゲートの間に抵抗
Ｒ１を接続したものであう、バイポーラトランジスタＱ
１を電圧駆動型パワーデバイスＱｏのセルの一部ヲ用い
、抵抗Ｒ１をＩＧＢＴのゲートのポリシリコンを用いて
構成したものである。ただし、図中１はｎ十基板、２は
ｎ一エビタキシャル層、３は電圧駆動型パワーデバイス
Ｑｏの各セルのソースとなるｐ領域、４はそのソース取
出し用ｎ 領域、５はバイポーラトランジスタＱｔのコ
レクタとなるｎ十領域、６はそのトランジスタＱｌのベ
ースとなるｐ領域、７は同じくそのトランジスタＱｌの
エミツタとなるｎ十領域である。筐た、１１はｓ ｉ
Ｏ１ 等からなる絶縁体、１２はパワーデバイスＱ０の
各ゲートや抵抗Ｒ，を形成するポリシリコンからなる導
体、１３は各々の電極配線用のアルミ導体であ’）、Ｒ
ｇはゲート抵抗、Ｒ８は電流検出抵抗、Ｄ，Ｇはバワー
デバイスＱｏのドレイン，ゲート端子である。
を示したものである。これは、第３図，第４図に示すよ
うに、電圧駆動型パワーデバイスＱ０のソース（エミッ
タともいう）及び電流検出端子Ｓ ， Ｓｅにバイポー
ラトランジスタＱ１のエミツタ及びベース端子をそれぞ
れ接続し、このバイポーラトランジスタＱｌ のコレク
タと電圧駆動型パワーデバイスＱｏのゲートの間に抵抗
Ｒ１を接続したものであう、バイポーラトランジスタＱ
１を電圧駆動型パワーデバイスＱｏのセルの一部ヲ用い
、抵抗Ｒ１をＩＧＢＴのゲートのポリシリコンを用いて
構成したものである。ただし、図中１はｎ十基板、２は
ｎ一エビタキシャル層、３は電圧駆動型パワーデバイス
Ｑｏの各セルのソースとなるｐ領域、４はそのソース取
出し用ｎ 領域、５はバイポーラトランジスタＱｔのコ
レクタとなるｎ十領域、６はそのトランジスタＱｌのベ
ースとなるｐ領域、７は同じくそのトランジスタＱｌの
エミツタとなるｎ十領域である。筐た、１１はｓ ｉ
Ｏ１ 等からなる絶縁体、１２はパワーデバイスＱ０の
各ゲートや抵抗Ｒ，を形成するポリシリコンからなる導
体、１３は各々の電極配線用のアルミ導体であ’）、Ｒ
ｇはゲート抵抗、Ｒ８は電流検出抵抗、Ｄ，Ｇはバワー
デバイスＱｏのドレイン，ゲート端子である。
また、第５図は第６図にかけるパワーデバイスの素子断
面構造を示したものである。これは、第５図，第６図に
示すように、電圧駆動型パワーデバイスＱｏのセルの一
部を用いてバイポーラトランジスタＱｚを構成したもの
で、同一チップ上にある温度検出用バイポーラトランジ
スタＱｚの温度依存性の有る特性を用いて温度検出を行
えるようにしたものである。なお、第５図及び第６図に
おいて第３図，第４図と同−１たは相当部分は同一符号
を付してあう１ ８は温度検出用バイポーラトランジス
タＱｘのコレクタとなるｎ＋領域、９はそのトランジス
タＱｚのベースとなるｐ領域、１０は同じくそのトラン
ジスタＱ！のエミツタとなるｎ十領域である。
面構造を示したものである。これは、第５図，第６図に
示すように、電圧駆動型パワーデバイスＱｏのセルの一
部を用いてバイポーラトランジスタＱｚを構成したもの
で、同一チップ上にある温度検出用バイポーラトランジ
スタＱｚの温度依存性の有る特性を用いて温度検出を行
えるようにしたものである。なお、第５図及び第６図に
おいて第３図，第４図と同−１たは相当部分は同一符号
を付してあう１ ８は温度検出用バイポーラトランジス
タＱｘのコレクタとなるｎ＋領域、９はそのトランジス
タＱｚのベースとなるｐ領域、１０は同じくそのトラン
ジスタＱ！のエミツタとなるｎ十領域である。
ここで、短絡保護回路は、第４図に示すように、電流検
出端子Ｓｅとソース端子Ｓの間に電流検出抵抗Ｒｓを接
続し、電圧駆動型パワーデバイスＱ０のドレイン電流の
検出を行い、短絡電流が流れた時ニバイポーラトランジ
スタＱｌをオン状態にする。そして、ゲート入力電圧Ｖ
ＩＮをゲート抵抗Ｒｇと電圧駆動型パワーデバイスＱｏ
のゲートとバイポーラトランジスタＱ１のコレクタ間の
抵抗Ｒ１によう分割し、その電圧駆動型パワーデバイス
Ｑ．のゲートに印加される電圧を下げることによう、該
電圧駆動型パワーデバイスＱ（１の飽和電流を下げると
ともに、それに伴い電圧駆動型パワーデバイス内の電流
密度を下げ、ラッチアップによる破壊を防止する。
出端子Ｓｅとソース端子Ｓの間に電流検出抵抗Ｒｓを接
続し、電圧駆動型パワーデバイスＱ０のドレイン電流の
検出を行い、短絡電流が流れた時ニバイポーラトランジ
スタＱｌをオン状態にする。そして、ゲート入力電圧Ｖ
ＩＮをゲート抵抗Ｒｇと電圧駆動型パワーデバイスＱｏ
のゲートとバイポーラトランジスタＱ１のコレクタ間の
抵抗Ｒ１によう分割し、その電圧駆動型パワーデバイス
Ｑ．のゲートに印加される電圧を下げることによう、該
電圧駆動型パワーデバイスＱ（１の飽和電流を下げると
ともに、それに伴い電圧駆動型パワーデバイス内の電流
密度を下げ、ラッチアップによる破壊を防止する。
筐た、温度検出回路は、第６図に示すように、電圧駆動
型パワーデバイスＱｏのセルの一部を用いてバイポーラ
トランジスタＱ雪を同時に形成し、この電圧駆動型パワ
ーデバイスＱｏの接合温度を温度検出用バイポーラトラ
ンジスタＱ！で検出するものである。
型パワーデバイスＱｏのセルの一部を用いてバイポーラ
トランジスタＱ雪を同時に形成し、この電圧駆動型パワ
ーデバイスＱｏの接合温度を温度検出用バイポーラトラ
ンジスタＱ！で検出するものである。
従来の電圧駆動型バクーデバイスの温度保護回路及び短
絡保護回路は以上のように構成されているので、同一チ
ップには構成されておらず、各保護機能を別々のモノリ
シツク上に構成するため部品点数も多くなシ、コストが
増大することになるなどの問題があった。
絡保護回路は以上のように構成されているので、同一チ
ップには構成されておらず、各保護機能を別々のモノリ
シツク上に構成するため部品点数も多くなシ、コストが
増大することになるなどの問題があった。
本発明は、上記のよう慶問題点を解消するためになされ
たもので、電圧駆動型パワーデバイスのセルの一部を用
いて温度保護及び短絡保護回路をモノリシツク上に内蔵
し、高精度化を図ることを目的とする。
たもので、電圧駆動型パワーデバイスのセルの一部を用
いて温度保護及び短絡保護回路をモノリシツク上に内蔵
し、高精度化を図ることを目的とする。
本発明に係る半導体装置は、電圧駆動型パワーデバイス
のソースセルをＮ（任意の整数）：１に分離するととも
に、その分割した端子を設けてノース端子と電流検出端
子とし、前記パワーデバイスのチップ上のソースセルの
一部を用いてバイポーラトランジスタを複数個構威し、
その一部のバイポーラトランジスタのエミツタとペース
をそれぞれ前記パワーデバイスのソース端子と電流検出
端子に接続し、該バイポーラトランジスタのコレクタと
前記パワーデバイスのゲートの間に抵抗を接続して、こ
れを用い短絡保護を行う回路を構成する。そして他のバ
イポーラトランジスタはそのベース端子を独立端子とし
、各エミツタとコレクタをそれぞれ前記パワーデバイス
のソースとゲー？に接続し、該バイポーラトランジスタ
のベース・エミツタ間電圧Ｖ■の温度依存性を用い温度
保護を行う回路を構成したものである。
のソースセルをＮ（任意の整数）：１に分離するととも
に、その分割した端子を設けてノース端子と電流検出端
子とし、前記パワーデバイスのチップ上のソースセルの
一部を用いてバイポーラトランジスタを複数個構威し、
その一部のバイポーラトランジスタのエミツタとペース
をそれぞれ前記パワーデバイスのソース端子と電流検出
端子に接続し、該バイポーラトランジスタのコレクタと
前記パワーデバイスのゲートの間に抵抗を接続して、こ
れを用い短絡保護を行う回路を構成する。そして他のバ
イポーラトランジスタはそのベース端子を独立端子とし
、各エミツタとコレクタをそれぞれ前記パワーデバイス
のソースとゲー？に接続し、該バイポーラトランジスタ
のベース・エミツタ間電圧Ｖ■の温度依存性を用い温度
保護を行う回路を構成したものである。
本発明に訃いては、温度保護回路及び短絡保護回路は電
圧駆動型パワーデバイスのセルの一部を用いてバイポー
ラトランジスタをパワーデバイスと同一プロセスによシ
同時に形成することによう、モノリシツク上にバクーデ
バイス，温度保護回路及び短絡保護回路が形成され、複
数の保護機能をモノリシツク上に構成することができる
。
圧駆動型パワーデバイスのセルの一部を用いてバイポー
ラトランジスタをパワーデバイスと同一プロセスによシ
同時に形成することによう、モノリシツク上にバクーデ
バイス，温度保護回路及び短絡保護回路が形成され、複
数の保護機能をモノリシツク上に構成することができる
。
以下、本発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の素子断面
構造図であシ、第２図はその等価回路である。この実施
例は、電圧駆動型パワーデバイスとしてｎチャネルエン
ハンスメ／ト電界効果トランジスタ（ＭＯＳＦＥＴ）
を用いる場合を示したもので、この電界効果トランジス
タＱｏを主トランジスタとし、そのソースセルをＮ：１
に分離するとともに、その分割した端子を設けてソース
（エミツタともいう）端子Ｓと電流検出端子（センス端
子ともいう） Ｓｅ とする。そして、そのソースの
セルの一部を独立させ、セルのｐ領域９をべ−ス，ｎ十
領域８をコレクタ，ｎ十領域１０をエミツタとして、温
度検出用バイポーラトランジスタＱ２を形成し、このバ
イポーラトランジスタＱ２のｎ＋領域１０のエミツタを
前記電界効果トランジスタつ１シ主トランジスタＱｏの
ソース端子Ｓに接続し、かつそのｎ十領域８のコレクタ
を主トランジスタＱ０のゲートに接続して、これによう
温度保護回路１５を構成する。１次、上記ソースセルの
ｐ領域６をペース，そのｎ＋領域５をコレクタ，ｎ十領
域γをエミッタとして、短絡保護用バイポーラトランジ
スタＱｌを形成し、そのトランジスタＱ！のｎ十領域Ｔ
のエミツタを主トランジスタＱｏのソース端子Ｓに接続
するとともに、ｐ領域６のベースを主トランジスタＱｏ
のセンス端子Ｓｓに接続し、そのｎ十領域５のコレクタ
を主トランジスタＱｏのゲートと抵抗Ｒ，を通して接続
することによｂ１短絡保護回路１４を構威したものであ
る。なお図中、同一符号は同−１たは相当部分を示し、
Ｃ，Ｂ及びＥぱ各バイポーラトランジスタＱｌ ，Ｑ含
のコレクタ，ベース及びエミツタ端子を示している。
構造図であシ、第２図はその等価回路である。この実施
例は、電圧駆動型パワーデバイスとしてｎチャネルエン
ハンスメ／ト電界効果トランジスタ（ＭＯＳＦＥＴ）
を用いる場合を示したもので、この電界効果トランジス
タＱｏを主トランジスタとし、そのソースセルをＮ：１
に分離するとともに、その分割した端子を設けてソース
（エミツタともいう）端子Ｓと電流検出端子（センス端
子ともいう） Ｓｅ とする。そして、そのソースの
セルの一部を独立させ、セルのｐ領域９をべ−ス，ｎ十
領域８をコレクタ，ｎ十領域１０をエミツタとして、温
度検出用バイポーラトランジスタＱ２を形成し、このバ
イポーラトランジスタＱ２のｎ＋領域１０のエミツタを
前記電界効果トランジスタつ１シ主トランジスタＱｏの
ソース端子Ｓに接続し、かつそのｎ十領域８のコレクタ
を主トランジスタＱ０のゲートに接続して、これによう
温度保護回路１５を構成する。１次、上記ソースセルの
ｐ領域６をペース，そのｎ＋領域５をコレクタ，ｎ十領
域γをエミッタとして、短絡保護用バイポーラトランジ
スタＱｌを形成し、そのトランジスタＱ！のｎ十領域Ｔ
のエミツタを主トランジスタＱｏのソース端子Ｓに接続
するとともに、ｐ領域６のベースを主トランジスタＱｏ
のセンス端子Ｓｓに接続し、そのｎ十領域５のコレクタ
を主トランジスタＱｏのゲートと抵抗Ｒ，を通して接続
することによｂ１短絡保護回路１４を構威したものであ
る。なお図中、同一符号は同−１たは相当部分を示し、
Ｃ，Ｂ及びＥぱ各バイポーラトランジスタＱｌ ，Ｑ含
のコレクタ，ベース及びエミツタ端子を示している。
次に動作について説明する。１ず短絡保護回路１４にお
いて、ｎチャネルエンハンスメント型電界効果トランジ
スタつｔ！ｌｌ主トランジスタＱｏの電流検出端子Ｓｅ
には、ドレイン電流の１／Ｎが流れることによシ、抵抗
Ｒｓｏ値は、短絡時に流れる電流の１／Ｎ による電圧
降下がバイポーラトランジスタＱ１ｏＶＢＥ よう大
きく々るように設定することによう、主トランジスタＱ
ｏが負荷短絡を起こし短絡電流が流れると、バイポーラ
トランジスタＱ１はオンする。このバイポーラトランジ
スタＱｓがオンすると、主トランジスタＱｏのゲートへ
の入力電圧ｖＩＮはゲート抵抗Ｒｇと抵抗Ｒｌによシ分
割され、主トランジスタＱｏのゲートへの印加電圧は低
下する。このことよｂ１主トランジスタＱｏ内の電流密
度が低下し、ラッチ？ップを防止することができる。
いて、ｎチャネルエンハンスメント型電界効果トランジ
スタつｔ！ｌｌ主トランジスタＱｏの電流検出端子Ｓｅ
には、ドレイン電流の１／Ｎが流れることによシ、抵抗
Ｒｓｏ値は、短絡時に流れる電流の１／Ｎ による電圧
降下がバイポーラトランジスタＱ１ｏＶＢＥ よう大
きく々るように設定することによう、主トランジスタＱ
ｏが負荷短絡を起こし短絡電流が流れると、バイポーラ
トランジスタＱ１はオンする。このバイポーラトランジ
スタＱｓがオンすると、主トランジスタＱｏのゲートへ
の入力電圧ｖＩＮはゲート抵抗Ｒｇと抵抗Ｒｌによシ分
割され、主トランジスタＱｏのゲートへの印加電圧は低
下する。このことよｂ１主トランジスタＱｏ内の電流密
度が低下し、ラッチ？ップを防止することができる。
また温度保護回路１５の動作は、主トランジスタＱｏの
温度が上昇すると、同一チップ上に形成されたバイポー
ラトランジスタＱ２も同一温度ｔで上昇する。このバイ
ポーラトランジスタＱ２は、その■■の温度依存性等を
利用した温度センサとして用い、ベースＢには適当な電
圧をかけてかき、テツブ温度が上昇すると■■が低下し
、バイポーラトランジスタＱｚがオンして、主トランジ
スタＱＯのゲートを遮断するものである。
温度が上昇すると、同一チップ上に形成されたバイポー
ラトランジスタＱ２も同一温度ｔで上昇する。このバイ
ポーラトランジスタＱ２は、その■■の温度依存性等を
利用した温度センサとして用い、ベースＢには適当な電
圧をかけてかき、テツブ温度が上昇すると■■が低下し
、バイポーラトランジスタＱｚがオンして、主トランジ
スタＱＯのゲートを遮断するものである。
々お、上記実施例でぱｎチャネルエンハンスメント型電
界効果トランジスタにｎｐｎバイポーラトランジスタを
接続したものを示したが、ｐチャネルエンハンスメント
型電界効果トランジスタにｐｎｐバイポーラトランジス
タを設けてもよく、１た電界効果トランジスタのかわシ
に、ＩＧＢＴやその他のパワーデバイスを用いても上記
実施例と同様の効果が得られる。
界効果トランジスタにｎｐｎバイポーラトランジスタを
接続したものを示したが、ｐチャネルエンハンスメント
型電界効果トランジスタにｐｎｐバイポーラトランジス
タを設けてもよく、１た電界効果トランジスタのかわシ
に、ＩＧＢＴやその他のパワーデバイスを用いても上記
実施例と同様の効果が得られる。
以上のように本発明によれば、電圧駆動型バフ一デバイ
スのセルの一部を用いて短絡保護回路及び温度保護回路
の複数の保護機能をモノリシック上に構成｝−２，たの
で、装置が小型になシ、主チップを保護する上で精度の
高いものが得られる効果がある。
スのセルの一部を用いて短絡保護回路及び温度保護回路
の複数の保護機能をモノリシック上に構成｝−２，たの
で、装置が小型になシ、主チップを保護する上で精度の
高いものが得られる効果がある。
第１図は本発．明の一実施例による半導体装置を示す主
要断面図、第２図は第１図の等価回路図、第３図は従来
のパワーデバイスの短絡保護を行う構造の主要断面図、
第４図は第３図の等価回路図、第５図は従来のパワーデ
バイスの温度検出●保護を行う！Ｒ造の主要断面図、第
６図は第５図の等価回路図である。 １４・・・・・短絡保護回路、１５・・・・温度保護回
路、Ｑ６ ・・・・電界効果トランジスタ（主トラン
ジスタ）、Ｑ！ ・・・・・短絡保護用バイポーラト
ランジスタ、Ｑｚ ・・・・温度検出用バイポーラト
ランジスタ、Ｒｇ●●●●ゲート抵抗、Ｒ８・・・・電
流検出抵抗％Ｒｌ ・・●・抵抗。
要断面図、第２図は第１図の等価回路図、第３図は従来
のパワーデバイスの短絡保護を行う構造の主要断面図、
第４図は第３図の等価回路図、第５図は従来のパワーデ
バイスの温度検出●保護を行う！Ｒ造の主要断面図、第
６図は第５図の等価回路図である。 １４・・・・・短絡保護回路、１５・・・・温度保護回
路、Ｑ６ ・・・・電界効果トランジスタ（主トラン
ジスタ）、Ｑ！ ・・・・・短絡保護用バイポーラト
ランジスタ、Ｑｚ ・・・・温度検出用バイポーラト
ランジスタ、Ｒｇ●●●●ゲート抵抗、Ｒ８・・・・電
流検出抵抗％Ｒｌ ・・●・抵抗。
Claims (1)
- ＭＯＳＦＥＴ等の電圧駆動型パワーデバイスから構成さ
れる半導体装置において、前記パワーデバイスのセルの
内一部を分離してそのソース端子と分離独立した電流検
出端子を設け、前記パワーデバイスのセルの一部を用い
て少くとも２個のバイポーラトランジスタを形成し、こ
の１つのバイポーラトランジスタのベース、エミッタを
前記パワーデバイスの電流検出端子、ソース端子にそれ
ぞれ接続するとともに、該バイポーラトランジスタのコ
レクタと前記パワーデバイスのゲート端子との間に抵抗
を接続して短絡保護回路を構成し、かつ前記もう１つの
バイポーラトランジスタのベース端子を独立端子とし、
それらコレクタ、エミッタを前記パワーデバイスのゲー
ト、ソースとそれぞれ接続して温度保護回路を構成した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193263A JP2503670B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193263A JP2503670B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0357314A true JPH0357314A (ja) | 1991-03-12 |
| JP2503670B2 JP2503670B2 (ja) | 1996-06-05 |
Family
ID=16305036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193263A Expired - Lifetime JP2503670B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503670B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515422U (ja) * | 1991-08-07 | 1993-02-26 | 株式会社東海理化電機製作所 | 温度検出端子付バイポーラトランジスタ |
| US5461252A (en) * | 1992-10-06 | 1995-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers |
| US5568347A (en) * | 1993-09-16 | 1996-10-22 | Nippondenso Co., Ltd. | Load driving circuit with protective circuit |
-
1989
- 1989-07-26 JP JP1193263A patent/JP2503670B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515422U (ja) * | 1991-08-07 | 1993-02-26 | 株式会社東海理化電機製作所 | 温度検出端子付バイポーラトランジスタ |
| US5461252A (en) * | 1992-10-06 | 1995-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers |
| US5568347A (en) * | 1993-09-16 | 1996-10-22 | Nippondenso Co., Ltd. | Load driving circuit with protective circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503670B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0369141A (ja) | セミカスタム半導体集積回路 | |
| JP3353388B2 (ja) | 電力用半導体装置 | |
| KR860007750A (ko) | 반도체 장치 | |
| JPH0526368B2 (ja) | ||
| JP2722453B2 (ja) | 半導体装置 | |
| JPH0357314A (ja) | 半導体装置 | |
| JP3064457B2 (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| US4945396A (en) | Semiconductor device having Darlington transistors | |
| JP2661318B2 (ja) | 半導体装置 | |
| JPH08264755A (ja) | 半導体素子、ラテラル型トライアック、およびラテラル型フォトトライアック | |
| JPH0787240B2 (ja) | 半導体集積回路 | |
| JPH0532908B2 (ja) | ||
| JPS632150B2 (ja) | ||
| JP3094564B2 (ja) | 半導体装置 | |
| JPS627160A (ja) | 半導体装置 | |
| JPS61208864A (ja) | Ｃ−ｍｏｓ集積回路装置 | |
| JPH03148866A (ja) | 半導体装置 | |
| US20010048337A1 (en) | Diode element circuit and switch circuit using the same | |
| KR890005033Y1 (ko) | Cmos집적회로에서의 대전류 출력회로 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS61144846A (ja) | 大規模集積回路装置 | |
| JPS61150229A (ja) | 集積回路 | |
| JPS61135148A (ja) | 半導体集積回路装置 | |
| JPS6366971A (ja) | 半導体装置 | |
| JPS61204969A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |