JPH0357435B2 - - Google Patents

Info

Publication number
JPH0357435B2
JPH0357435B2 JP55149215A JP14921580A JPH0357435B2 JP H0357435 B2 JPH0357435 B2 JP H0357435B2 JP 55149215 A JP55149215 A JP 55149215A JP 14921580 A JP14921580 A JP 14921580A JP H0357435 B2 JPH0357435 B2 JP H0357435B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
circuit
display
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55149215A
Other languages
English (en)
Other versions
JPS5773696A (en
Inventor
Masanori Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP14921580A priority Critical patent/JPS5773696A/ja
Publication of JPS5773696A publication Critical patent/JPS5773696A/ja
Publication of JPH0357435B2 publication Critical patent/JPH0357435B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G9/00Visual time or date indication means
    • G04G9/02Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Indicating Measured Values (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は液晶等により光学的に指針表示を行な
う、例えば電子時計に用いられる表示装置に関す
るものである。
従来指針に相当する表示部を液晶表示装置で構
成したアナログ電子時計があるが、当該時計の時
刻目盛は、印刷により形成してあるため、ガラス
の厚さの影響により視覚によつては、指針の位置
とそれが本来表示すべき目盛との位置関係がずれ
て見えるという欠点があつた。また指針の表示位
置に対応する目盛の印刷位置の調整にも手間を要
するものであつた。
そこで本発明は、放射状に指針形状の表示素子
を配設するとともに、同表示素子の先端部側に目
盛表示部を形成し、表示素子を点灯すべき出力を
単位情報ごとに選択して表示素子の点灯を制御す
る一方、単位情報のいずれかの選択に同期して目
盛表示部を点灯せしめ、上記欠点を除去するとと
もに表示素子の動作マージンを低下させることな
く、高いコントラストの表示装置を提供するもの
である。
以下図面に基いて本発明の一実施例を説明す
る。
第1図において、1は水晶発振器、2は分周器
である。3,4はそれぞれ秒の桁を計時する10進
カウンタおよび6進カウンタである。5,6はそ
れぞれ分の桁を計時する10進カウンタおよび6進
カウンタであり、7,8はそれぞれ時の桁を計時
する10進カウンタおよび6進カウンタであり、各
カウンタは2進化10進コードの出力を生じるもの
とする。9は12進カウンタ、10はタイミングパ
ルス発生回路であり、分周器2から、例えば128
Hzの出力パルスを受けて端子P1〜P3に順次タイ
ミングパルスを生じる。11〜16はアンド機能
を有するゲート回路であり、端子P1〜P3に順次
発生するパルスによつて制御される。以上におい
て、ゲート回路11〜16は選択回路を構成す
る。17,18はオア機能を有するゲート回路で
あり、19,20はそれぞれゲート回路17,1
8の出力コードを変換するデコーダである。21
は出力順位切換回路であり、ゲート回路18の一
出力状態に応じてデコーダ19の出力順位が切り
換えられる。22は後に詳述するセグメント電極
に印加するための電圧を選択するセグメント電圧
設定回路、23は共通電極に印加すべき電圧を選
択する共通電圧設定回路である。24はフリツプ
フロツプ回路、25は電圧設定回路であり、端子
s0,s1,c0,c1およびc2に電位0v0,2v0、および
3v0の所定の電圧を周期的に発生する。26はイ
ンバータである。
第2図および第3図は、指針を表示する液晶表
示装置の電極パターンを示したものである。
第2図において、27は電極数60のセグメン
ト電極の配設状態を示し、電極数10のセグメン
ト電極27a……27aは、同図示のようにセグ
メント電圧設定回路22の端子e1〜e10に接続し
てある。その他のセグメント電極は、以下の接続
関係を有している。なお、以下に指称するセグメ
ント電極の順番は、端子e1に接続したセグメント
電極27aを第1番目として時計方向に数えるも
のとする。第10番目のセグメント電極27aは第
11番目のセグメント電極27aと、第9番目は12
番目と……第1番目は20番目と、さらに第20番目
は21番目と、第19番目は22番目と……第11番目は
30番目と共通に接続してある。以下、上記と同様
な関係をもつて、第60番目までのセグメント電極
を接続してある。
第3図は、共通電極のパターン28であり、外
側、中側および内側に、6分割した共通電極28
d,28b,28aを構成してある。なお、共通
電極28dには、1時から12時までの各時刻目盛
に相当する指標部M1〜M12が形成してある。
なお、共通電極28a,28bの各分割溝28
c……28cは、時計方向に第10番目と11番目の
セグメント電極間、第20番目と第21番目のセグメ
ント電極間、第30番目と第31番目のセグメント電
極間、第40番目と第41番目のセグメント電極間、
第50番目と第51番目のセグメント電極間および第
60番目と第1番目のセグメント電極間に位置しう
るように構成してある。
なお、液晶表示装置は、セグメント電極と共通
電極間に液晶を介在して構成される表示素子の集
合体によつて構成されるが、その構成は当業者が
容易に実施できるものであり、また本発明はかか
る構成自体に特徴を有するものではないから省略
する。
第4図は、出力順位切換回路21およびセグメ
ント電位設定回路22の詳細回路図であり、29
〜43はゲート回路、44〜53は半導体からな
るスイツチング回路、54〜58はインバータで
ある。
第5図は電圧設定回路25の詳細回路図であ
り、59〜74は上記と同様なスイツチング回
路、75,76はインバータである。
第6図は共通電圧設定回路23の詳細回路図で
あり、77〜82はアンドゲート回路、83〜9
6は上記と同様なスイツチング回路、97〜10
3はインバータである。以上において、スイツチ
ング回路95,96およびインバータ103は目
盛表示回路を構成する。
以下本実施例で設定した電圧の状態について説
明する。第5図において、端子l3およびl4にV0
端子l2およびl5に2V0、端子l0およびl7に3V0の電
圧を印加してあり、端子l1およびl6を電圧0に保
持してある。
本実施例における液晶表示装置は、最大電圧値
|3V0|を含む周期的パルス列の累績的印加によ
つて点灯し、周期的パルス列のうち最大電圧値が
|V0|のパルス列の印加によつては点灯しない
ものとする。
第5図示の端子P0には、第1図示の分周器2
の端子P0から第7図示のパルス列Aが印加され
ており、スイツチング回路59,61,63およ
び65とスイツチング回路60,62,64およ
び66とは交互にオンに反転される。第1図示の
端子P1に生じたパルスによりトリガされたフリ
ツプフロツプ回路24の端子Qに生じた第7図示
のパルス列Bは、第5図示のスイツチング回路6
7,69,71および73とスイツチング回路6
8,70,72および74とを交互にオンに反転
せしめる。
以上の各スイツチング動作にしたがつて、出力
端子S0およびS1ならびに出力端子C0〜C2に電圧
0,V0,2V0、および3V0のうち所定の2電圧を
生じる。したがつて第7図示のパルス列Bのパル
ス波形b1においては、端子S0に電圧0、端子S1
電圧2V0および0、端子C0に電圧3V0および0、
端子C1に電圧V0および0、端子C2に電圧V0およ
び3V0が交互に発生する。また波形b2において
は、端子S0に電圧3V0、端子S1に電圧V0および
3V0、端子C0に電圧0および3V0、端子C1に電圧
2V0および3V0、端子C2に電圧2V0および0が交
互に発生する。
第8図は上記各端子C0〜C2に発生する端子電
圧CVと各端子S0,S1に発生する端子電圧SVなら
びに両端子間電圧を示す図表である。
なお端子C0〜C2の各2電圧値と端子S0,S1
各2電圧値は、図面上左側と右側がそれぞれ同じ
タイミングで発生するものとし、差の2電圧は各
タイミングで発生した電圧値の差を示している。
また第8図Aは第1図示のフリツプフロツプ回路
24の端子Qが“1”のとき、同図Bは端子Qが
“0”のときの電圧状態を示す。
次に一例として、第1図示のカウンタ3〜8が
10時5分0秒を計時した場合の指針表示の動作に
ついて説明する。
この計時状態において、カウンタ3は「0」、
カウンタ4は「0」、カウンタ5は「5」、カウン
タ6は「0」、カウンタ7は「0」、カウンタ8は
「5」、カウンタ9は「5」を計数している。
第1図示のタイミングパルス発生回路10の端
子P1から周期的にパルスが発生すると、秒の桁
のゲート回路11,14が開かれ、カウンタ3の
秒のデータがゲート回路17に、カウンタ4のデ
ータがゲート回路18に入力される。したがつ
て、ゲート回路17の20〜23の端子に“0”を生
じ、ゲート回路18の20〜22の端子に“0”を生
じる。したがつて、端子に“1”、端子hに
“0”、デコーダ19の端子X0に“1”を生る。
そこで、第4図を参照すると、ゲート回路29,
39の出力が“1”になるため、端子S0に生じる
電圧が端子e1に発生する。他の端子e2〜e10につ
いては、スイツチング回路……47,49……5
1,53がオンになるため、端子S1に生じる電圧
が発生する。
つぎに、第6図示のデコータ20についてみる
と、端子Y0に“1”が生じるため、端子K1に端
子C0に生じる電圧が発生する。また本状態にお
いては、タイミングパルス発生回路10の端子
P3は“0”であるから端子3におけるその反転
論理値は“1”、したがつてゲート回路77〜8
2が開かれている。そのため、スイツチング回路
83がオンになり、端子C0に生じている電圧が
端子g1に発生する。その他の端子K2〜K6,g2
g6には端子C1に生じている電圧が発生する。
したがつて、第8図A,Bの図表より、端子e1
とg1およびk1に印加される電圧の差の電圧|3V0
|が周期的に液晶に印加され、当該電極に対応す
る第2図示の電極Sに対応する表示素子が点灯す
る。他の電極間には、電圧|V0|が周期的に印
加されるため、それらに対応する表示素子は点灯
しない。
一方端子P1に生じた上記タイミングパルスは、
第6図示のスイツチング回路95をオンにし、出
力端子m1〜m6に端子C2に印加されているパルス
列が生じる。第8図A,Bの図表より、端子C2
に印加されている電圧と、端子S0およびS1の各電
圧との差の電圧パルスの中には、電圧|3V0|を
包含している。
したがつて、第3図示のコモン電極28dと対
向する第2図示のセグメント電極27aの先端部
のハツチングGに相当する表示部が点灯する。
次にタイミングパルス発生回路10の端子P2
に注目すると、それから周期的に発生したパルス
はゲート回路12および15を開き、カウンタ5
および6の出力データ「5」および「0」が同ゲ
ート回路を通過する。
したがつて、デコーダ19の端子X5に“1”、
デコーダ20の端子Y0に“1”を生じ、また
は“1”、hは“0”を保持する。
したがつて第4図示のゲート回路41の出力が
“1”になり、スイツチング回路48がオンにな
つて、端子S0に生じている電圧が端子e6に生じ
る。その他の端子e1〜e5,e7〜e10には端子S1に生
じている電圧が発生する。
また、第6図より、端子g1,k1に端子C0に生じ
る電圧が発生し、その他の端子g2〜g6およびK2
〜K6に端子C1に生じる電圧が発生する。したが
つて、端子e6に接続されたセグメント電極Mと端
子g1,k1に対する共通電極とによつて構成される
分の表示素子が点灯される。
タイミングパルス発生回路10の端子P3に注
目すると、それから周期的に発生したパルスは、
ゲート回路13,16を開き、それを介してカウ
ンタ7,8の出力を通過せしめる。これにより、
セグメント電圧設定回路22の端子e10に端子S0
に生じる電圧が発生する。共通電圧設定回路23
の端子K6に端子C0に生じる電圧が発生し、その
他の端子K1〜K5には端子C1に生じる電圧が発生
する。なお、端子P3にパルスが生じたときは、
第6図示のゲート回路77〜82の出力が“0”
となるため、端子g1〜g6についてはすべて端子C1
に生じている電圧が発生する。
したがつて、端子e10に接続されたセグメント
電極Hと端子K6に接続された共通電極とによつ
て構成される時の表示素子が点灯される。以上に
より、第2図示のセグメント電極H,M,Sに対
応する表示素子が点灯され、10時5分0秒が表示
される。
次は前の表示状態を順次保持していく積算表示
の例について説明する。本例では分および秒の桁
を表示する場合に限つて説明する。
第9図において、104は積算タイプのデコー
ダであり、入力値の10進コード変換値に相当する
端子およびそれ以前の端子が“1”に保持される
動作機能を有する。105も同じく積算タイプの
デコーダであり、入力値の6進コード変換値に相
当する端子およびそれ以前の端子が“1”に保持
される動作能を有する。以上の回路構成の一例と
しては、コード変換値に相当する端子のみに出力
を発生するデコーダの各出力端子に対応してオア
ゲート回路を設け、高位の出力端子対応するオア
ゲート回路の出力をその出力端子の直前のオアゲ
ート回路の一入力とする回転構成がある。106
は共通電圧供給回路であり、その詳細を第10図
および第11図に示す。第10図において、10
7〜117は既述したと同様なスイツチング回
路、118〜127はアンドゲート回路、12
8,131は、インバータである。第11図にお
いて、132〜142は既述したと同様なスイツ
チング回路、143〜152はアンドゲート回
路、153〜156はインバータである。再び第
9図において、157はパルスを端子P1,P2
交互に発生するタイミングパルス発生回路であ
る。なお第1図示と同一の指示数値は、それと同
じ機能素子を示す。
一例として第9図示のカウンタが2分3S秒を
計時した場合の積算点灯表示について説明する。
この状態においては、カウンタ3,4,5および
6はそれぞれ「5」、「3」、「2」および「0」の
値になつている。そこでタイミングパルス発生回
路157の端子P1に、パルスが発生したときは、
積算タイプのデコーダ104の端子X0〜X5
“1”、端子X6〜X9が“0”に、同じく積算タイ
プのデコーダ105の端子Y0〜Y3が“1”、端子
Y4およびY5が“0”になる。セグメント電極側
の端子電圧についてみると、第4図示より、端子
e1〜e4に、端子S1に印加されている電圧が、端子
e5〜e10に端子S0に印加されている電圧が生じる。
一方共通電極側についてみると、第10図より、
端子g1〜g3に端子C2に印加されている電圧が、端
子g4に端子C0に印加されている電圧が、端子g5
よびg6に端子C1に印加されている電圧が生じる。
また第11図において、第9図示のタイミングパ
ルス発生回路157の端子P2は“0”の状態に
あるから、端子k1〜k6に端子C1に印加されてい
る電圧が生じる。したがつて第8図A,Bの図表
より、第3図示のg1〜g3に接続されている共通電
極と第2図示の端子e1〜e10に導電的に接続して
いるセグメント電極との対向によつて構成されて
いる表示素子および端子g4に接続されている共通
電極と端子e5〜e10に導電的に接続しているセグ
メント電極との対向によつて構成されている表示
素子が点灯表示される。
次に第9図示のタイミングパルス発生回路15
7の端子P2にパルスが発生したときは、積算タ
イプのデコーダ104の端子X0〜X2は“1”、端
子X3〜X9は“0”、また積算タイプのデコーダ1
05の端子Y0が“1”,Y1〜Y5は“0”になる。
第4図示の回路より、端子e1〜e3に端子S0に印
加されている電圧が、端子e4〜e10に端子S1に印
加されている電圧が生じる。また第10図より、
端子g1〜g6には端子C1に印加されている電圧が生
じる。さらに第11図より、端子k1に端子C0
印加されている電圧が、端子k2〜k6に端子C1
印加されている電圧が生じる。したがつて第8図
示A,Bの図表より、第3図示の端子k1の接続さ
れる共通電極と端子e1〜e3に導電的に接続されて
いるセグメント電極とによつて構成される表示素
子が点灯される。
以上の点灯状態を示したのが、第3図示のハツ
チング部分であり、ハツチングaに相当する績算
表示が秒、ハツチングbに相当する表示が分を示
しており、2分35秒の表示が認識される。
なお、目盛表示は既述した実施例と全く同様に
して、端子P1にパルスが発生したときに、印加
される電圧によつて点灯される。
以上の実施例においては、セグメント電極およ
び共通電極に印加すべき電圧を第8図A,Bに示
す場合に限つて説明したが、必ずしもこれに限る
ものではなく、第12図に示す電圧であつてもよ
い。ここにおいて、Svは端子S0およびS1に印加
される電圧波形、Cvは端子C0,C1およびC2に印
加される電圧波形を示し、w1〜w6は端子S0.S1
端子C0〜C2との電圧の差の電圧波形を示す。電
圧波形w1 w5 およびw0がセグメント電極と共通
電極との間に印加されたときに、それによつて構
成される表示素子が点灯される。これらの実効値
は、3/√2≒2.12と等しいため、どの点灯電圧波 形が選択されても、一定のコントラストで点灯が
行なわれる。
以上の実施例では、端子P1に発生するパルス
に同期させて目盛表示用の電極間に電圧を印加し
たが、必らずしもこれに限らず、その他のタイミ
ング、例えば端子P2に発生するパルス、に同期
して点灯電圧を印加するようにしてもよい。
以上詳述した通り、表示すべき情報を単位情報
ごとに選択して出力するとともに、いずれかの単
位情報の選択に同期して目盛表示部に点灯すべき
パルス電圧を印加するようにしたので、表示すべ
き単位情報数が変化しても常に目盛表示部と単位
情報とを同様のコントラストで表示することがで
き、両者の間にコントラストの差が生じることが
ない。すなわち、一般に液晶は、点灯用のパルス
電圧波形が一定であれば、駆動周期に応じて表示
状態(非表示状態の表示素子とのコントラスト)
が変化するものであるため、上記のように表示す
べき単位情報数が変化すると、各単位情報の時分
割駆動周期がそれに伴つて変化するが、目盛表示
部の時分割駆動周期も同様に変化するため、両者
の間にコントラストの差が生じることがないので
ある。さらに、表示素子の先端部と目盛表示部と
を同一セルで表示することにより、両者の位置調
整が不要となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す電気回路図、
第2図はその表示部を構成するセグメント電極の
配設パターンの平面図、第3図は同表示部の共通
電極の配設パターンの平面図、第4図は第1図示
の出力順位切換回路の詳細回路図、第5図は第1
図示の電位設定回路の詳細図、第6図は第1図示
の共通電圧設定回路の詳細図、第7図A,Bは第
1図示の電気回路の一部の出力パルス波形のタイ
ミングチヤート、第8図はセグメント電極の端子
電圧Svと共通電極の端子電圧Cvならびに両電極
間の電圧の一周期内における電圧値を示す図表、
第9図は他の実施例の電気回路図、第10図およ
び11図は第9図示の共通電圧供給回路の詳細
図、第12図はセグメント電極の端子電圧波形
Svと共通電極の端子電圧波形Cvならびに短電子
間の電圧波形を示す図表である。 3〜9……カウンタ、19……デコーダ、21
……出力順位切換回路、22……セグメント電圧
設定回路、23……共通電圧設定回路。

Claims (1)

    【特許請求の範囲】
  1. 1 放射状にかつ円形状に配設した複数のセグメ
    ント電極を設け、同数のセグメント電極を一群と
    する各セグメント電極群に対向して扇形状の共通
    電極を円形状にかつ3つの同心円形状に配設し、
    各セグメント電極群の対応するセグメント電極ど
    うしを導電的に接続し、セグメント電極と共通電
    極との間に液晶を介在せしめて指針形状の複数の
    表示素子および目盛表示部を設け、タイミングパ
    ルスを発生するタイミングパルス発生回路を設
    け、時間データを出力するカウンタを設け、電位
    0,V0,2V0および3V0のいずれかからなる複数
    のパルス電圧を発生する電圧設定回路を設け、上
    記タイミングパルス発生回路の出力に同期して上
    記カウンタの出力を単位データごとに選択する選
    択回路を設け、この選択回路の一方の出力により
    表示すべきセグメント電極に上記電圧設定回路か
    らの表示用出力パルスを印加するセグメント電圧
    設定回路を設け、上記選択回路の他方の出力によ
    り表示すべき共通電極に上記電圧設定回路からの
    表示用出力パルスを印加する共通電圧設定回路を
    設け、上記タイミングパルス発生回路のタイミン
    グパルスにより特定の単位データの選択時にのみ
    上記目盛表示部に表示用のパルスを印加して目盛
    を表示させる目盛表示回路を設けた表示装置。
JP14921580A 1980-10-24 1980-10-24 Display device Granted JPS5773696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14921580A JPS5773696A (en) 1980-10-24 1980-10-24 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14921580A JPS5773696A (en) 1980-10-24 1980-10-24 Display device

Publications (2)

Publication Number Publication Date
JPS5773696A JPS5773696A (en) 1982-05-08
JPH0357435B2 true JPH0357435B2 (ja) 1991-09-02

Family

ID=15470356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14921580A Granted JPS5773696A (en) 1980-10-24 1980-10-24 Display device

Country Status (1)

Country Link
JP (1) JPS5773696A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737390U (ja) * 1980-08-12 1982-02-27

Also Published As

Publication number Publication date
JPS5773696A (en) 1982-05-08

Similar Documents

Publication Publication Date Title
US4407587A (en) Electronic timer
US3950936A (en) Device for providing an electro-optical display of time
US4121415A (en) Hybrid horological display using time modulation
US4385842A (en) Electronic timepiece for indicating digital subdivisions of time in a substantially conventional format
US3908355A (en) Electrooptical timepiece display with conventional hour and minute hands
US4356483A (en) Matrix drive system for liquid crystal display
US4186395A (en) Method of driving a liquid crystal display apparatus
US5596554A (en) Set operation in a timepiece having an electrooptical display
US4081953A (en) Hybrid horological display using space modulation
JPH0357435B2 (ja)
US4355381A (en) Electronic timepiece with electro-optic display
JPS6220512B2 (ja)
JPH0115837B2 (ja)
US4095413A (en) Electronic timepiece
JPH0115838B2 (ja)
JPS6349748Y2 (ja)
JPS6215833B2 (ja)
JPS6212874B2 (ja)
JPS6321878B2 (ja)
JPS6212875B2 (ja)
JPS6114478B2 (ja)
JPS621227B2 (ja)
JPS6020075Y2 (ja) アナログ表示式電子時計
JPS6349199B2 (ja)
JPS6020073Y2 (ja) 電子時計のアナログ表示装置