JPH0357612B2 - - Google Patents

Info

Publication number
JPH0357612B2
JPH0357612B2 JP63165392A JP16539288A JPH0357612B2 JP H0357612 B2 JPH0357612 B2 JP H0357612B2 JP 63165392 A JP63165392 A JP 63165392A JP 16539288 A JP16539288 A JP 16539288A JP H0357612 B2 JPH0357612 B2 JP H0357612B2
Authority
JP
Japan
Prior art keywords
silicon semiconductor
etching
semiconductor wafer
chamfer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63165392A
Other languages
English (en)
Other versions
JPH0215628A (ja
Inventor
Naoto Iizuka
Yoshiharu Kimura
Mikio Hirahara
Toshio Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Naoetsu Electronics Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Naoetsu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Naoetsu Electronics Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP16539288A priority Critical patent/JPH0215628A/ja
Publication of JPH0215628A publication Critical patent/JPH0215628A/ja
Publication of JPH0357612B2 publication Critical patent/JPH0357612B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、機械的に面取り加工されたシリコン
半導体ウエーハの複数枚を耐腐食性のスペーサを
介在させて挟持積層してエツチング液に浸漬し面
取り部のみをエツチングする面取り部エツチング
処理を行うようにしたシリコン半導体ウエーハの
製造方法に関するものである。
(従来の技術) 従来のシリコン半導体ウエーハの製造方法は、
第1図に示したごとく、シリコン単結晶半導体イ
ンゴツトをダイヤモンドカツター等で薄板状にス
ライシングしてシリコン半導体ウエーハとするス
ライシング工程Aと、スライシングによつて得ら
れた該シリコン半導体ウエーハの周辺部の角部を
機械的に除去する機械的面取り工程Bと、機械的
面取り加工された該シリコン半導体ウエーハの両
面を研磨するラツピング工程Cと、ラツピング処
理された該シリコン半導体ウエーハをエツチング
液に浸漬して全面をエツチングする全面エツチン
グ処理工程Dと、全面エツチング処理された該シ
リコン半導体ウエーハの片面又は両面を鏡面研磨
するポリツシング工程Eと、からなるものであ
る。
この従来製法によるシリコン半導体ウエーハの
面取り部表面にはダイヤモンドカツター等の切断
による表面粗さが形成されている。面取り部の表
面が粗いと汚れが発生し、また熱ひずみが発生す
るという不利益がある。この面取り部の表面粗さ
を解消する手段としては、一般的にはシリコン半
導体ウエーハの全面をエツチング液に浸漬してエ
ツチング液によつて表面粗さを溶解除去すること
が行われている。しかし、全面エツチングを行う
と、面取り部に対するエツチングであつてもシリ
コン半導体ウエーハの全面に対するエツチングと
もなるから、面取り部の表面粗さを解消するまで
エツチングを行うと結晶ロスが大きくなつてしま
い、一方結晶ロスを少なくしようとすると面取り
部の表面粗さの除去が完全でなくなるという問題
があつた。
この問題を解決するために、全面エツチング処
理前に、シリコン半導体ウエーハの面取り部だけ
をエツチング液に浸漬させるようにしたシリコン
半導体ウエーハの表面処理方法が開示されている
(特開昭62−134935号公報)。
しかし、この方法によれば、面取り部のエツチ
ングを行う際に複数枚のシリコン半導体ウエーハ
はその主面が互いに密着状態で積層挟持せしめる
こととなり、密着挟持せしめられるシリコン半導
体ウエーハの互いに接触する主面に傷がついた
り、またエツチング液がシリコン半導体ウエーハ
の間に侵入し、面取り部にエツチングが限定され
ることなく、ウエーハ主平面を外周より不規則に
エツチングし、ウエーハ主平面の部分的な縮小、
または面精度を低下したりする。これらの傷は比
較的深く、ウエーハの表面層の結晶質を局部的に
劣化し、面取り後のウエーハ片面の鏡面ポリツシ
ングの工程において除去されることがなく、集積
回路装置の形成に際し、各素子の不良または性能
劣化の原因となる。場合によつては、比較的大き
な粒子が介在するため、ウエーハのクラツクの原
因となることもある。また、主平面が不規則にエ
ツチングされたときは、たとえ後の工程で鏡面ポ
リツシングされたとしても、エツチング部分が鏡
面化せず、この部分に形成される集積回路装置の
性能の劣化または不良の結果となる。
(発明が解決しようとする課題) 本発明は、シリコン半導体ウエーハの面取り部
のエツチングを行う際に互いに密着挟持せしめら
れるシリコン半導体ウエーハの主面に傷がついた
り、または主平面が外周より不規則にエツチング
されたりすることがなく、面取り部の全面の平滑
性を向上することができるようにしたシリコン半
導体ウエーハの製造方法を提供することを目的と
するものである。
(課題を解決するための手段) 上記目的を達成するため、本発明においては、
シリコン単結晶半導体インゴツトをダイヤモンド
カツター等で薄板状にスライシングしてシリコン
半導体ウエーハとするスライシング工程と、スラ
イシングによつて得られた該シリコン半導体ウエ
ーハの周辺部の角部を機械的に除去する機械的面
取り工程と、機械的面取り加工された該シリコン
半導体ウエーハの両面を研磨するラツピング工程
と、ラツピング処理された該シリコン半導体ウエ
ーハをエツチング液に浸漬して全面をエツチング
する全面エツチング工程と、全面エツチング処理
された該シリコン半導体ウエーハの片面又は両面
を鏡面研磨するポリツシング工程と、を有するシ
リコン半導体ウエーハの製造方法において、該機
械的に面取り加工された複数枚のシリコン半導体
ウエーハを耐腐食性のスペーサを介在させて挟持
積層しエツチング液に浸漬し面取り部のみをエツ
チングする面取り部エツチング処理を行い、かつ
上記スペーサが上記シリコン半導体ウエーハとほ
ぼ同一寸法を持ち、その周縁部がその全体にわた
つて一様にその断面形状において表裏主面に連続
して、直線状、凹曲線状、凸曲線状の傾斜部を持
つか、又は段差構造を持ち、その材質がシリコン
半導体ウエーハよりも柔らかく、上記挟持積層時
に充分な強度があり、更に耐薬品性のプラスチツ
ク材料からなるウエーハ状板であるようにしたも
のである。
さらに具体的にいえば、該面取りエツチング処
理をラツピング工程の前に行うか、又は該面取り
エツチング処理をラツピング工程の後に行うか、
又は該面取りエツチング処理を全面エツチング工
程の後に行うものである。
該全面エツチング処理は酸エツチング又はアル
カリエツチングのいずれによつて行つてもよいも
のである。
(作用) シリコン半導体ウエーハの面取り部のみのエツ
チングを行う際には、シリコン半導体ウエーハの
両面の主面は対象となることはなく、エツチング
液に対して適当なカバーによつてその接触を阻止
する必要がある。上記した特開昭62−134935号公
報においては、エツチング液との接触を阻止する
方策としてシリコン半導体ウエーハを互いに直接
に(スペーサを介在させることなく)複数枚重ね
合わせてチヤツクで挟持積層せしめているが、こ
のような状態では積層せしめられたシリコン半導
体ウエーハの互いに接触する主面には傷がつき、
或いはエツチング液は主平面の外周部より内部に
侵入し、不規則に部分的にエツチングして、これ
に続く鏡面仕上げ工程によるも面精度の高い鏡面
を得ることができず、場合によつては一部非鏡面
状態で残存する。
本発明においては、エツチング液に対して腐食
しない、即ち耐腐食性のスペーサ、好ましくは弾
性のあるものを介在せしめてシリコン半導体ウエ
ーハを交互に積層させ、相互に加圧によつて圧着
させることによつて、シリコン半導体ウエーハの
主面へのエツチング液の接触は阻止されかつシリ
コン半導体ウエーハ同士が直接的に接触すること
はないから傷がつくことは防止され、あるいは主
平面外周部がエツチング液の侵入で不規則にエツ
チング除去されるのが防がれる。
該スペーサとしては、シリコン半導体ウエーハ
の主面へのエツチング液の侵入を防ぎかつ面取り
部のエツチングが有効に行われるものであればよ
いもので、後述する実施例に述べるごとく種々の
形状のものが考えられる。
更にスペーサの材質としての要件を述べると、
スペーサは少なくともシリコン半導体ウエーハよ
り柔らかくなければならないし、適度の弾性が必
要であるが、その強度もシリコン半導体ウエーハ
を挟持積層したときに、シリコン半導体ウエーハ
を保持するに充分でなければならない。材質とし
てはプラスチツクス、例えば塩化ビニール樹脂と
か弗素樹脂その他の合成ゴムなどが充分使用に耐
える。スペーサの材質は、上述のように耐薬品性
が必要であるが、これはシリコン半導体ウエーハ
を汚染しないためにも重要である。酸エツチング
の場合には高々40℃位の液温で処理されるが、ア
ルカリエツチングの場合にはより高温が用いられ
るので、弗素樹脂のように耐熱性も必要となる。
スペーサの主表面の仕上げは、少なくともシリコ
ン半導体ウエーハと同程度の平面度を有し、その
面粗さも特に平滑さを要求しない。これらは実験
によつて圧着のための加圧度と材質によつて適宜
選択でき、軟質材料は容易に変形し、シリコン半
導体ウエーハ主表面の微小凹凸に密着するので問
題が少ない。
本発明における面取り部エツチングを行うエツ
チング液としては、シリコン半導体ウエーハのエ
ツチングに使用される公知のエツチング液、例え
ば弗酸(50%):硝酸(70%):酢酸を3:5:3
の割合で混合した混酸、が用いられる。
また、本発明における全面エツチング処理(従
来単にエツチングと称される処理)としては、従
来公知の酸エツチング又はアルカリエツチングの
何れのエツチングをも適用することができる。
酸エツチングを行うと、シリコン半導体ウエー
ハのミクロの面の平滑度は向上するがマクロの寸
法精度が崩れるという問題がある。これに対し、
アルカリエツチングを行うと、シリコン半導体ウ
エーハのマクロの寸法精度は崩れないがミクロの
面が荒れるという問題がある。
したがつて、アルカリの全面エツチングと面取
り部エツチング処理を組み合わせると、マクロの
寸法精度が崩れないというアルカリエツチングの
長所を活かして、しかも面取り部エツチングによ
つて面取り部の平滑度は増大するのでアルカリエ
ツチングによるミクロの面が荒れるという不利が
抑制されるという利点がある。
さらに、面取り部の機械加工仕上げをダイヤモ
ンド砥石で行う場合、砥粒の粒度が小さい程エツ
チング量が少なくても平滑度が得られる。また、
砥粒径を#3000程に小さくすると、アルカリエツ
チングを用いて面取り部の寸法精度を正確に保持
しつつ、且つミクロに平滑な面取り部表面を形成
することができる。面取り部の平滑度は鏡面ポリ
ツシング面のそれとほぼ同程度にする必要がある
が、エツチング除去量及びダイヤモンド砥石の砥
粒径をコントロールすることによつて可能とな
る。面取り部の平滑度の要求度は、集積回路装置
製造工程の熱処理において、熱応力の集中による
ウエーハの結晶的劣化がおこらないのは勿論、面
取り部のミクロな凹凸の谷部に汚染物質が付着残
存しない程度でなければならない。
(実施例) 以下に、本発明方法を添付図面中、第2図〜第
13図に基づいて説明する。
第2図は本発明方法の一例を示すフローチヤー
トである。同図において、A及びBは、それぞれ
第1図に示した従来方法と同様のスライシング工
程及び機械的面取り工程である。Fは機械的に面
取り加工されたシリコン半導体ウエーハの複数枚
を耐腐食性のスペーサを介在させて挟持積層しエ
ツチング液に浸漬し面取り部のみをエツチングす
る面取り部エツチング工程である。C,D及びE
は従来方法と同様のラツピング工程、全面エツチ
ング工程及びポリツシング工程であるが、面取り
部エツチング処理を受けたシリコン半導体ウエー
ハをそれぞれ処理する点において従来方法と異な
る。
第3図は本発明方法の他の例を示すフローチヤ
ートである。同図において、A,B及びCは、そ
れぞれ第1図に示した従来方法と同様のスライシ
ング工程、機械的面取り工程及びラツピング工程
である。Fはラツピング処理された機械的に面取
りされたシリコン半導体ウエーハの複数枚を耐腐
食性のスペーサを介在させて挟持積層しエツチン
グ液に浸漬し面取り部のみをエツチングする面取
り部エツチング工程である。Dは従来方法と同様
の全面エツチング工程であるが、面取り部エツチ
ング処理された該シリコン半導体ウエーハをエツ
チング液に浸漬して全面をエツチングする点にお
いて従来方法と異なる。Eも第1図に示した従来
方法と同様のポリツシング工程である。
第4図は本発明方法の別の例を示すブロツク図
である。同図において、A,B,C及びDは、そ
れぞれ第1図に示した従来方法と同様のスライシ
ング工程、機械的面取り工程、ラツピング工程及
び全面エツチング工程である。Fは全面エツチン
グ処理された機械的に面取り加工されたシリコン
半導体ウエーハの複数枚を耐腐食性のスペーサを
介在させて挟持積層しエツチング液に浸漬し面取
り部のみをエツチングする面取り部エツチング工
程である。Eは第1図に示した従来方法と同様の
ポリツシング工程である。
上記工程において、スライシング工程A、機械
的面取り工程B、ラツピング工程C、全面エツチ
ング工程D(従来、単にエツチング工程と称され
るもの)及びポリツシング工程Eは公知であり、
その詳細な説明は省略する。なお、上述したごと
く、全面エツチング処理としては、酸エツチング
又はアルカリエツチングのいずれも適用できる
が、それぞれの長所及び短所があり、最終製品の
使用目的に応じていずれのエツチングを使用する
かは適宜決定すればよい。
しかして、面取り部エツチング工程について第
5図〜第13図に基づいて説明する。第5図は面
取り部エツチング処理の実施の状態を示す説明図
である。同図において、2はシリコン半導体ウエ
ーハで、複数枚のシリコン半導体ウエーハ2は耐
腐食性のスペーサ6を密着状態で介在させて挟持
積層され積層体Xとなつている。なお、シリコン
半導体ウエーハ2の両面を非エツチング性液体又
は粘性耐、例えば水で濡らしてからスペーサ6を
介在させると両者の密着状態は極めて良好とな
る。
該積層体Xは、後記する締めつけ装置Yの固定
支持壁8及び可動押圧壁10の間に載置されて締
めつけられ、シリコン半導体ウエーハ2とスペー
サ6とが完全に密着した状態で容器H内のエツチ
ング液Wに浸漬せしめられる。この状態では、シ
リコン半導体ウエーハ2のスペーサ6と密着して
いない部分、即ち面取り部分12のみがエツチン
グ液W中に露出されているから、該面取り部12
のみが、例えば第6図に点線で示すごとくエツチ
ングされることとなる。一方、シリコン半導体ウ
エーハ2のスペーサ6と密着している部分はエツ
チング液Wと接触することはないからエツチング
をうけることはない。このようにしてシリコン半
導体ウエーハ2の面取り部12のみがエツチング
される。
本発明方法で用いられる耐腐食性のスペーサ6
の形状としては次のものがあるが、これらの例に
限定されないことは勿論である。シリコン半導
体ウエーハと側面同一形状を有する耐腐食性スペ
ーサ6a(第7図)が最も一般的である。この場
合、シリコン半導体ウエーハとスペーサとを配列
する場合にオリフラ部分を一致させて行う必要が
あり、後記する配列用の専用の治具を使用すると
便利である。然腐食性のスペーサの周縁部の全
周にテーパ部uを設けたもの6b(第8図)でも
よい。この形状とすると、エツチング液がシリコ
ン半導体ウエーハの周縁部に入りやすくなり良好
なエツチングが行える。耐腐食性のスペーサの
周縁部の全周に凹陥部vを設けたもの6c(第9
図)も使用できる。これは上記と同様の作用効
果を行うものである。耐腐食性のスペーサの周
側面全周に段差tを設けたもの6d(第10図)
も使用できる。これも上記と同様の作用効果を
行うものてある。耐腐食性の中央部分に開口部
又は肉薄部hを形成したもの6e(第11図)が
別の目的で好ましい。この場合には、後記する締
めつけ治具によつて締めつけた場合に締めつけ効
果が大きくそれだけエツチング液の侵入が少なく
なるという利点がある。また、スペーサ6が弾性
を有する場合にも、それだけ締めつけ効果が高ま
ることになり、好ましいものである。
スペーサの周縁部の断面構造は、上記のように
各種あるが、この目的はシリコン半導体ウエーハ
の面取り部のエツチング後の形状がその面取り部
の半径方向においてほぼ一様にエツチングされ、
機械面取りの断面形状がほぼそのまま継承される
ことを希望する場合には、凹陥部vを設けた6c
が好ましい。また面取り部の外周端部で特にエツ
チングが進み、当該外周端部が機械面取り時の形
状より丸みを帯びることを希望する場合には、6
bが好ましい。6cの代わりに6dもほぼ同様の
効果で用いることができる。このように本願発明
の方法は、スペーサの周縁部の断面形状を適宜調
整することによつて、機械面取りの形状加工を補
足することができる。特に、エピタキシヤルウエ
ーハの下地結晶基板の面取りは、主表面に対する
傾斜角が小さく場合によつては、10゜程度となる。
このため、ウエーハ外端部が極端に薄い場合があ
るが、この場合には6dのように段差構造で面取
りエツチングを行うと、主面と面取り部の移行部
近辺にエツチングが早く進むので、機械面取り時
の断面形状をそのまま維持できる。
第12図は、シリコン半導体ウエーハ2と耐腐
食性スペーサ6との積層体Xを作成するための装
置の一例としての揃え治具14を示す摘示斜視図
である。該揃え治具14はシリコン半導体ウエー
ハ2のオリフラ部に対応する平坦部16を底部に
形成しかつシリコン半導体ウエーハ2の外径と一
致する内径を有する半筒状主体部18を有してい
る。該主体部18の一端部には間〓20を会して
設けられた一対の支持柱22,22が立設されて
いる。該半筒状主体部18に支持柱22側から耐
腐食性スペーサ6とシリコン半導体ウエーハ2と
を揃えつつ順次積層していくことによつて積層体
Xを簡易に形成することができる。なお、面取り
部エツチングを行うエツチング液としては、公知
のエツチング液を用いればよいが、前述したごと
く、例えば弗酸(50%):硝酸(70%):酢酸を
3:5:3の割合で混合した混酸を用いる。ま
た、処理条件としては、例えば35℃で30秒程度浸
漬すればよい。さらに、シリコン半導体ウエーハ
の積層体Xをエツチング液中に静置しておいても
よいしまたエツチング液中で回転せしめてもよい
ものである。
複数枚のシリコン半導体ウエーハ2の積層体X
を締めつける装置Yとしては、第13図に示す如
く、下部アーム26と上部アーム28と該下部ア
ーム26及び上部アーム28の基端部を接続する
接続部30とからなる側面コ字状主体部32を有
し、該下部アーム26の先端部に設けられた固定
支持壁8と、該上部アーム28の先端部に上下動
自在に取り付けられかつ先端に可動押圧壁10を
有する締め具34とを設けたものを用いればよ
い。半導体ウエーハ2の積層体Xは、該締めつけ
装置Yの固定支持壁8と可動押圧壁10の間に載
置し該可動押圧壁10を降下させて締めつけられ
るものである。該締め具34を該上部アーム28
に上下動自在に取りつける手段としては、公知手
段を用いればよいが、例えば該上部アーム28に
ネジ孔を設け、該ネジ孔28に締め具34の側面
にネジ溝を形成して上下動可能にネジ込むように
すればよい。この場合には、該可動押圧壁10
は、該締め具34が回転できるように互いに遊動
可能に取りつけられることはいうまでもない。な
お、36はガイド板で、その先端部は該可動押圧
壁10に接続されている。また、該ガイド板36
の基端部には上記主体部32の接続部30に摺動
自在に嵌挿される凹溝部38が設けられている。
従つて、該可動押圧壁10を上下動すると、該ガ
イド板36も該接続部30に沿つて上下動し該可
動押圧壁10の動きは垂直方向に正確にガイドさ
れる。
(発明の効果) 以上のように、本発明方法によれば、シリコン
半導体ウエーハの面取り部のエツチングを行う際
に互いに密着挟持せしめられるシリコン半導体ウ
エーハの主面に傷がついたりせず、或いはウエー
ハ主平面の外周面に不規則に部分的なエツチング
が起こらず、面取り部の全面の平滑性を向上する
ことができるという効果を奏するものである。
【図面の簡単な説明】
第1図は従来のシリコン半導体ウエーハの製造
方法を示すフローチヤート、第2図は本発明によ
るシリコン半導体ウエーハの製造方法の一例を示
すフローチヤート、第3図は本発明によるシリコ
ン半導体ウエーハの製造方法の他の例を示すフロ
ーチヤート、第4図は本発明によるシリコン半導
体ウエーハの製造方法の別の例を示すフローチヤ
ート、第5図は本発明方法の実施の一態様を示す
説明図、第6図はシリコン半導体ウエーハの面取
り部エツチングを行つた状態を示す説明図、第7
図〜第11図は本発明方法に使用しうる耐腐食性
スペーサの形状の変形を示す説明図、第12図は
本発明方法で使用しうる揃え治具の一例を示す斜
視図及び第13図は本発明方法で使用する締め具
の一例を示す斜視図である。 2……シリコン半導体ウエーハ、6……スペー
サ、8……固定支持壁、10……可動押圧壁、1
2……面取り部、X……半導体ウエーハ積層体、
Y……締めつけ装置、W……エツチング液、H…
…容器。

Claims (1)

  1. 【特許請求の範囲】 1 単結晶シリコン半導体インゴツトをダイヤモ
    ンドカツター等で薄板状にスライシングしてシリ
    コン半導体ウエーハとするスライシング工程と、
    スライシングによつて得られた該シリコン半導体
    ウエーハの周辺部の角部を機械的に除去する機械
    的面取り工程と、機械的面取り加工された該シリ
    コン半導体ウエーハの両面を研磨するラツピング
    工程と、ラツピング処理された該シリコン半導体
    ウエーハをエツチング液に浸漬して全面をエツチ
    ングする全面エツチング工程と、全面エツチング
    処理された該シリコン半導体ウエーハの片面又は
    両面を鏡面研磨するポリツシング工程と、を有す
    るシリコン半導体ウエーハの製造方法において、
    該機械的に面取り加工された複数枚のシリコン半
    導体ウエーハをスペーサを介在させて挟持積層し
    てエツチング液に浸漬し、面取り部のみをエツチ
    ングする面取り部エツチング処理を行い、かつ上
    記スペーサが上記シリコン半導体ウエーハとほぼ
    同一寸法を持ち、その周縁部がその全体にわたつ
    て一様にその断面形状において表裏主面に連続し
    て、直線状、凹曲線状又は凸曲線状の傾斜部を持
    つか、又は段差構造を持ち、その材質がシリコン
    半導体よりも柔らかく、上記挟持積層時に充分な
    強度があり、更に耐薬品性のプラスチツクス材料
    からなるウエーハ状板であることを特徴とするシ
    リコン半導体ウエーハの製造方法。 2 該面取り部エツチング処理をラツピング工程
    の前に行うことを特徴とする請求項1記載のシリ
    コン半導体ウエーハの製造方法。 3 該面取り部エツチング処理をラツピング工程
    の後に行うことを特徴とする請求項1記載のシリ
    コン半導体ウエーハの製造方法。 4 該面取り部エツチング処理を全面エツチング
    工程の後に行うことを特徴とする請求項1記載の
    シリコン半導体ウエーハの製造方法。 5 該全面エツチング処理を酸エツチング又はア
    ルカリエツチングによつて行うようにしたことを
    特徴とする請求項1、2、3又は4記載のシリコ
    ン半導体ウエーハの製造方法。
JP16539288A 1988-07-02 1988-07-02 シリコン半導体ウェーハの製造方法 Granted JPH0215628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16539288A JPH0215628A (ja) 1988-07-02 1988-07-02 シリコン半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16539288A JPH0215628A (ja) 1988-07-02 1988-07-02 シリコン半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH0215628A JPH0215628A (ja) 1990-01-19
JPH0357612B2 true JPH0357612B2 (ja) 1991-09-02

Family

ID=15811529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16539288A Granted JPH0215628A (ja) 1988-07-02 1988-07-02 シリコン半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JPH0215628A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164528A (ja) * 2008-01-10 2009-07-23 Bridgestone Corp ウェハの製造方法
WO2009124060A1 (en) * 2008-03-31 2009-10-08 Memc Electronic Materials, Inc. Methods for etching the edge of a silicon wafer
KR20110099108A (ko) 2008-11-19 2011-09-06 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 반도체 웨이퍼의 에지를 스트리핑하기 위한 방법 및 시스템
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
CN102623332B (zh) * 2012-04-11 2015-03-25 浙江金瑞泓科技股份有限公司 一种硅单晶片的二氧化硅薄膜的剥离装置
CN111341704B (zh) * 2020-05-20 2020-08-25 西安奕斯伟硅片技术有限公司 一种硅片背封层的边缘去除装置及边缘去除方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132324A (ja) * 1985-12-04 1987-06-15 Showa Denko Kk ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具

Also Published As

Publication number Publication date
JPH0215628A (ja) 1990-01-19

Similar Documents

Publication Publication Date Title
JP2839801B2 (ja) ウェーハの製造方法
JP3055401B2 (ja) ワークの平面研削方法及び装置
US5897743A (en) Jig for peeling a bonded wafer
US6050880A (en) Surface grinding device and method of surface grinding a thin-plate workpiece
US5756399A (en) Process for making semiconductor wafer
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH11135464A (ja) 半導体ウェハの製造方法
US8092278B2 (en) Reclamation method of semiconductor wafer
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JPH0357612B2 (ja)
EP0860862B1 (en) Method of manufacturing a bonding substrate
JPH08274285A (ja) Soi基板及びその製造方法
EP0813931A1 (en) Method of manufacturing semiconductor wafer
JP4224871B2 (ja) 半導体基板の製造方法
KR20040060990A (ko) 접합 웨이퍼의 제조 방법
JPH0519978B2 (ja)
TW200403739A (en) Method of machining silicon wafer
JPH02208931A (ja) 化合物半導体基板の研磨方法
JPS62132324A (ja) ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具
JPH0215627A (ja) 半導体ウェーハの製造方法
JPH04330726A (ja) 半導体ウェーハの製造方法
JPH04284629A (ja) 半導体基板の製造方法
JP4615182B2 (ja) 半導体ウェーハの製造方法
US20090297755A1 (en) Semiconductor wafer
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法