JPH0357627B2 - - Google Patents

Info

Publication number
JPH0357627B2
JPH0357627B2 JP61162209A JP16220986A JPH0357627B2 JP H0357627 B2 JPH0357627 B2 JP H0357627B2 JP 61162209 A JP61162209 A JP 61162209A JP 16220986 A JP16220986 A JP 16220986A JP H0357627 B2 JPH0357627 B2 JP H0357627B2
Authority
JP
Japan
Prior art keywords
layer
energy level
superlattice
pipeline
crystal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61162209A
Other languages
English (en)
Other versions
JPS6239073A (ja
Inventor
Riigongu Changu Reroi
Esaki Reo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6239073A publication Critical patent/JPS6239073A/ja
Publication of JPH0357627B2 publication Critical patent/JPH0357627B2/ja
Granted legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/813—Quantum wire structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、キヤリアの散乱による損失の少ない
半導体デバイスに関するものである。
Ｂ 従来技術 散乱損失を抑制するには、超格子と称する構造
が有効である。超格子は、異なる特性を有する半
導体の薄いエピタキシヤル領域の線で構成され、
超格子中の領域の幅は、電子平均自由行程より小
さく、特定方向におけるキヤリア輸送が制限され
ている。
技術の進歩にともない、特異な輸送および光学
特性を示す各種の構造が開発されている。半導体
超格子の目標は、キヤリアの運動の次元の数を抑
制する構造を製造することである。超格子技術の
開発、および超格子が達成すべき目標に関して
は、「江崎玲於奈、“半導体超格子および量子ウエ
ル（Semiconductor Snperlattices and
Quantum Wells）”、半導体物理に関する17回国
際会議（17th Internaticnal Conference on the
Physics of Semiconductors、San Francisco、
California）1984年８月６〜10日、紀要p473以
降」に記載されている。超格子を使つて単一次元
のキヤリアの運動を実現しようとする技術には２
つの構造がある。いずれの構造も、１方向に制限
するため、界面に隣接する反転層と、第３の方向
におけるキヤリアの運動の自由を残しながら第２
の方向における運動を制限する超格子領域の厚み
を使用している。第１の構造は「日本応用物理学
会報（Japanese Journal of Applied Physics）、
Vol.19.No.12、1980年12月、pp.L735−L738」に記
載されたもので、GaMs／GaAlAs超格子中のＶ
字型構造のゲートが、ゲートに隣接する超格子の
中間領域に反転層を形成するものである。第２の
構造は、IBMテクニカル・デイスクロジヤ・ブ
レテイン（IBM Technical Disclosuya
Bulletin）Vol.27、No.4B、1984年９月、p.2592に
開示されたもので、界面に隣接し、複数の超格子
領域を横切る反転層がオシレータ特性を与えるも
のである。
Ｃ 発明が解決しようとする問題点 本発明の目的は、超格子構造を用いたキヤリア
散乱の小さい半導体デバイスを提供することにあ
る。
Ｄ 問題点を解決するための手段 キヤリアの運動が一次元量子パイプラインに制
限された半導体デバイスは、一連の領域の幅が異
なり、２方向以上に進み、制御面に近接した超格
子により達成される。
本発明の多方向超格子により、半導体デバイス
の能力は、表面に近接することにより、低エネル
ギー準位の内部領域の交差する部分に生じる特異
な物理的特性によつて得られる。
本発明の量子のパイプライン一次元キヤリア通
路は、低エネルギー準位層の交差部分に、多方向
超格子構造の形で形成され、キヤリア性能の制御
は、パイプライン中のキヤリア数に影響を与える
隣接の表面を通して印加される信号による、パイ
プラインおよびそのアレイ中の導電率変調によつ
て実現される。
さらに、本発明によれば、制限原理により、電
子または正孔のいずれか、もしくは両方を有する
パイプライン・キヤリア通路が形成される。
信号の制御および応答は、パイプライン中のキ
ヤリア密度に影響を与える程近接して電流導体
を、超格子の表面に設けることにより行われる。
トランジスタ等の輸送型デバイスでは、本発明
によつて、方向性および高い可動性による高い速
度と、超微細寸法による高い密度が達成される。
光学検出装置や、レーザを含む光発生装置等の光
学型半導体デバイスでは、本発明により、等しい
相補状態で電子と正孔の両方が共存するため、状
態の結合密度が大きく、励起子結合エネルギーが
大きいことにより強い光学的結合が得られる。
本発明によれば、結晶構造エネルギ準位によ
り、キヤリアが量子パイプに拘束され、運動がＸ
方向だけ自由になるように、ＺおよびＹ方向の運
動が制限される。
本発明よれば、２つ以上の方向に超格子構造の
特性を有し、電流に影響を与える近傍に制御素子
表面を有する半導体単結晶が得られる。このよう
な構造は、内部超格子領域の交差と、表面の近接
により生ずる独特の物理的特性を有する。本発明
の多方向超格子は、説明を容易にするため、２方
向の場合について説明するが、当業者には自明の
如く、一般的物理パラメータと同様に本原理を適
用する際に様々な拡張や置換を加えることができ
る。
Ｅ 実施例 第１図は、制御素子表面を有する多方向超格子
結晶を示し、本発明の量子パイプライン一次元キ
ヤリア通路を図示した概略図である。
超格子１には、１つの結晶方向に、異なるエネ
ルギー・ギヤツプおよび寸法を有する半導体材料
の層がある。この原理を説明するために、５層を
示してある。大きいエネルギー・ギヤツプを有す
る層２，４および６は、厚みd2も大きく、エネル
ギー・ギヤツプの小さい層３および５は、厚みd1
も小さい。
第１図では、Ｘ，ＹおよびＺ軸の方向が示して
ある。多方向超格子結晶１には、XZ平面に素子
２，３，４，５および６の層があり、その厚みは
Ｙ方向にある。
層２，３，４，５および６の表面のＺ方向には
幅d0のエネルギー・ギヤツプの小さな半導体層７
が設けられている。これに続いてＺ方向に、厚み
d3のエネルギー・ギヤツプの大きな素子の領域８
が設けられている。層８の露出した面１１、また
はその後のあらゆる層は、層７の影響を受ける近
傍に設けられる。
第１の結晶方向の狭いバンド・キヤツプ、低い
エネルギー準位の層３および５が第２の結晶方向
の、さらに狭いバンド・キヤツプ、さらに低いエ
ネルギー準位の層７と交差する多方向超格子結晶
構造体においては、層３および５と層７との各交
差部分では、キヤリア（電子、正孔共に）がＹ方
向およびＺ方向で拘束されてその運動が制限され
るがＸ方向では自由に運動できるようなエネルギ
ー状態である。このように、この交差部分に一次
元量子パイプライン型キヤリア通路が形成されれ
る。第１図には２本のパイプラインの例が示され
ており、第１のパイプライン９は、層５および７
の交差部分に、第２のパイプライン１０は、層３
および７の交差部分にある。
本発明の多方向超格子中の、電流がパイプライ
ン中のキヤリア密度に影響を与える近傍に制御素
子表面が得られることにより制御が行われる。
再び第１図を参照すると、パイプライン中のキ
ヤリアの密度を高くしたり低くしたりすることが
可能で、Ｘ方向への運動は、電流がパイプライン
中のキヤリア密度に影響を与える近傍にある制御
素子表面１１に沿つて外部から印加される信号に
より制御することができる。
第１図の構造は、厚みがd1のGa1-X1AlX1Asお
よび厚みがd2のGa1-X2AlX2Asで製作することが
できる。ただしＹ方向でx2＞x1である。エピタキ
シヤル層２，３，４，５および６の結晶方向にお
けるグループ単位は、GaAsの層７がd0の厚みに
成長し、その上に厚みがd3のGa1-X3AlX3As（x3は
少くともx2に等しい）層８を成長させるXY平面
に、成長界面を設けるよう特に注意して、切断、
研摩およびエツチングする。表面１１上の制御素
子の電流がパイプライン中のキヤリア密度に影響
を与える近傍は、厚みd3に影響される。
パイプライン９および１０中のキヤリアは直接
ドーピングまたは変調ドーピングにより得られ
る。直接ドーピングを使用する場合、表面１１を
通じて印加される信号が、パイプライン中のキヤ
リア密度を増大させたり減少させたりすることが
できる。変調ドーピングを使用すると、不純物は
素子８に入るが、キヤリアは隣接するパイプライ
ンの素子７に入る。
本発明の量子キヤリア通路パイプ９および１０
中でのエネルギー拘束を、Ｚ軸の場合は第２図、
Ｙ軸は第３図、Ｘ軸は第４図を用いて各軸毎に
別々に説明する。
本発明の多方向超格子および量子パイプライ
ン・キヤリア通路の物理的原理を、第２，３，４
および５図のエネルギー図を用いて説明する。
この説明では、低エネルギー準位の層が両側で
高エネルギー準位の層（図では両方のエネルギー
準位が等しいものとして示してある）と接してい
るという拘束条件になつているが、当事者なら下
記の考察を読めば、エネルギー準位がより高くな
る限り、他の目的に適した材料を使用できる多く
の置換を加えることができるはずである。
まず第２，３，４図を考える。
第２，３，４図のＥ、すなわちエネルギー・ス
ケールに沿つて、Ecは系内で最もエネルギー準位
の低い材料、すなわち本例ではGaAsの層７の導
電帯エネルギー準位に相当する。Ec(X1)は、層３
および５のGa1-X1AlX1Asの導電帯のエネルギー
準位を示す。Ec(X2、X3)はx2については層２，４
および６のGa1-X2AlX2Asの、x3については層８
のGa1-X3AlX3Asの導電帯のエネルギー準位を示
す。E0は系全体の接地状態である。この状態は
電子により占められる。第２図および第３図では
それぞれ、水平すなわちＺおよびＹ方向に幅d0，
d1およびd2が示してある。
本発明の近接制御表面を有する多方向超格子の
１つの特性は、低エネルギー準位の層と、エネル
ギー準位のさらに低い層との交差部分に、キヤリ
アが蓄積し、次に選択した方向以外の方向に移動
するには、より大きいエネルギーを必要とする位
置のあることである。説明のための選択した方向
はＸ方向である。
第５図に示す各軸方向に第２，３，４図の３つ
のエネルギー図を組み合せて、本発明の物理的原
理をさらに詳細に説明する。第５図にも方位図を
示すが、本図ではエネルギーＥが垂直で、YZ平
面が水平である。E0，Ec，x1，x2およびx3は第
２，３，４図と同じである。Al（x1，x2および
x3）の異なるｘの値の原子価エネルギー準位を
Evで示す。本発明のエネルギー拘束特性により、
第１図のエネルギー準位の最も低い層７が、第５
図のエネルギー図に示した幅d0をもち、d0の幅に
直線的に垂直に並んだ対称的な電子と空孔の拘束
状態のある条件がもたらされる。この特性によ
り、すべての光学的遷移が励起子結合が強化され
た離散的エネルギーを伴う、独特の環境が得られ
る。この進歩した光学特性により、光学および電
気光学半導体構造の性能が向上する。
得られた構造は、一次元量子ウエル構造である
と考えられる。これは、非対称量子ウエルの電位
バリヤの片側を、第５図に示すように、d2および
d3の両端間Ec(X2)，EC(x1)およびEv(X1およびX2)の差
で定期的に凹んだ電位に変換することにより組立
てられているものと見ることができる。これは、
側面電位バリヤの凹んだ領域に隣接する一次元チ
ヤネル中に電子とホールの拘束を形成する。
近接のパイプラインの結合により、系が二次元
に移行する傾向があるので、一次元電子系を確保
するために、構造をx2とx1、およびd2とd1の差が
比較的大きくなるように設計することが望まし
い。
第２，３，４図および第５図では、例示として
電位が方形に描かれているが、E0およびすべて
のエネルギー体系の三次元問題を解決する際に
は、いかに小さくても空間電荷効果を考慮すべき
であることは明らかである。
次に、第６図を参照すると、本発明の多方向超
格子の制御表面の特性を利用して、本発明の一次
元量子パイプライン型キヤリア通路でキヤリアの
制御を実現し、デバイス製造に関連する原理を利
用してパイプラインの結合を実現することが図示
してある。
制御面１１上に、いずれかの極性を有する信号
が印加できるサンプルの制御素子導体１２が設け
られている。キヤリア通路中のキヤリア密度は、
極性によつて増大または減少する。パイプライン
９中の導電性は、制御素子１２がパイプラインに
沿つた、またはほぼ平行な場合に制御できる。さ
らに、素子１２がパイプライン９または一連の同
様なパイプラインを横切るように、換言すれば、
第６図の導体１２が図示するように水平でなく、
垂直になるようにした場合、組合せ論理型制御が
実現される。説明を容易にするため、単一のパイ
プラインおよび制御装置が示してあるが、本原理
によつて、数量および方向を拡張または置換した
ものが製造できることは明らかである。
パイプラインへの接続は、隣接する表面を用い
て容易に行うことができる。前面１３全体には標
準の“リーチ・スルー”型高導電性接続１４が例
として示してあり、同様に後面１５には、トラン
ジスタの動作が、ゲートとして作用する素子１２
上の信号によつて実現されるように、図示したパ
イプライン９の分離した各部分へ、通常の方法で
同じ接点１６が設けてある。この種の構造では、
素子１２はパイプライン９に平行であつても、垂
直であつてもよい。
本発明を実施するための最良の態様 本構造は、第１図を参照して、GaAs基板と、
その上に成長させたGaAsバツフア（いずれも図
示されていない）を用い、次にXZ平面に、Ｙ方
向に厚みを有する一連のGa1-XAlXAsの層２−６
を形成させて製造することが好ましい。GaAlAs
は、第１図のx1＝0.2、x2＝0.4に対応する異なる
ｘの値を有し、厚みはd2＞d1で、d1は約100Å、
d2は約500Å程度となる。
成長した構造は、さらにXY平面に成長させる
ために調製し、厚みd0が10−200Å（好ましくは
50Å）のGaAs層７を成長させる。次に、濃度x3
が0.8、厚みd3が約500ÅのGaAlAs層８を成長さ
せる。７を除く領域はすべてドーピングを行わな
いが、７には８を通じて従来のドーピングまたは
変調ドーピングを行う。好ましいドーパントはSi
で、電子濃度が約10 17個／c.c.、または二次元面
積密度が10 11個とする。
超格子構造は、周知の分子線エピタキシまたは
金属有機化学蒸着により成長させる。この構造は
極めて狭い領域を有するため、温度に十分注意す
ることが重要である。分子線エピタキシの場合、
600℃を超えないように、金属有機化学蒸着では
約800℃を超えないようにしなければならない。
１４および１６の接続は標準のオーム接触技術
を用いて行う。制御素子１２は、所期の形状にパ
ターン付けした後、Alを付着させて形成する。
これらの条件下、ならびに使用する厚みおよび
ドーピングでは、接点１４および１６間の導電性
に影響を与える制御素子すなわちゲート１２に印
加される信号は、１ないし10Vとなる。電子濃度
106／cm3、および、ボルト秒当たり106／cm2を超え
る易動度が得られる。
Ｆ 発明の効果 上に述べたように、本発明により、多方向超格
子中で低エネルギー準位の層とエネルギー準位の
さらに低い層を交差させて、電子と正孔を有する
パイプラインならびにそれに対応する電子と空孔
をもたらすことにより、半導体構造の制御表面
と、量子パイプライン型一次元キヤリア通路を有
する多方向超格子結晶が得られる。
【図面の簡単な説明】
第１図は、本発明の一次元量子パイプライン型
キヤリア通路を示す半導超格子結晶の概略図、第
２，３，４図は、第１図の結晶のそれぞれＺ，Ｙ
およびＸ方向のエネルギー図、第５図は、与えら
れた制限と、電子およびホールの存在を三次元で
示した第１図の構造のエネルギー準位の概略図、
第６図は、バイアス、ゲーテイングおよびパイプ
ライン・キヤリア通路へのデバイスの接続のため
の制御素子を示す図である。 １……超格子、２，４，６……エネルギー・ギ
ヤツプの大きい層、３，５……エネルギー・ギヤ
ツプの小さい層、９，１０……パイプライン。

Claims (1)

  1. 【特許請求の範囲】 １ 異なるエネルギー準位の半導体材料の第１お
    よび第２の超格子層の交差部分は、少くとも１つ
    の一次元量子パイプライン型キヤリア通路を有す
    ることを特徴とする三次元超格子型半導体デバイ
    ス。 ２ 前記パイプライン型キヤリア通路が、第１の
    結晶方向で高エネルギー準位層と接する第１の低
    エネルギー準位層と、エネルギー準位が前記第１
    のエネルギー準位層より低く、結晶方向が前記第
    １の結晶方向と異なる第２のエネルギー準位層と
    の交差部分に形成されることを特徴とする、特許
    請求の範囲第１項記載の三次元超格子型半導体デ
    バイス。 ３ 前記第１の結晶方向の層はGa1-XAlxAsで、
    ｘはエネルギー準位層が高くなる程大きくなり、
    前記第２の結晶方向の低エネルギー準位層は
    GsAsであることを特徴とする、特許請求の範囲
    ２項記載の三次元超格子型半導体デバイス。 ４ 或る結晶方向で低エネルギー準位の第１層お
    よび高エネルギ準位の第２層が交互にエピタキシ
    ヤル成長された半導体結晶基体領域と； 該基体領域の側面にエピタキシヤル成長され、
    前記第１層よりも低いエネルギー準位の半導体材
    料の第３層と； 該第３層上にエピタキシヤル成長され該第３層
    よりも高いエネルギー準位の第４層とを備え、 前記第３層は、該半導体材料中のキヤリアの平
    均自由行程に実質的に相当する厚さを有し前記第
    ２層との交差部分において一次元量子パイプライ
    ン型キヤリア通路を形成し、前記第４層は、その
    外表面に印加された信号に応答して前記キヤリア
    通路中のキヤリアに影響を及ぼすように作用する
    厚さを有することを特徴とする一次元量子パイプ
    ライン型キヤリア通路を有する半導体デバイス。
JP61162209A 1985-08-13 1986-07-11 一次元量子パイプライン型キャリア通路を有する半導体デバイス Granted JPS6239073A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US765403 1985-08-13
US06/765,403 US4733282A (en) 1985-08-13 1985-08-13 One-dimensional quantum pipeline type carrier path semiconductor devices

Publications (2)

Publication Number Publication Date
JPS6239073A JPS6239073A (ja) 1987-02-20
JPH0357627B2 true JPH0357627B2 (ja) 1991-09-02

Family

ID=25073472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61162209A Granted JPS6239073A (ja) 1985-08-13 1986-07-11 一次元量子パイプライン型キャリア通路を有する半導体デバイス

Country Status (4)

Country Link
US (1) US4733282A (ja)
EP (1) EP0212295B1 (ja)
JP (1) JPS6239073A (ja)
DE (1) DE3689393T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609587B2 (ja) * 1986-04-21 1997-05-14 株式会社日立製作所 半導体装置
JP2531655B2 (ja) * 1987-01-16 1996-09-04 株式会社日立製作所 半導体装置
US4872038A (en) * 1988-02-24 1989-10-03 Arizona Board Of Regents Lateral surface superlattice having negative differential conductivity novel process for producing same
JPH0226077A (ja) * 1988-07-15 1990-01-29 Fujitsu Ltd 半導体機能素子
US5130766A (en) * 1988-08-04 1992-07-14 Fujitsu Limited Quantum interference type semiconductor device
JPH0812913B2 (ja) * 1988-11-07 1996-02-07 日本電気株式会社 半導体装置及びその製造方法
US5497015A (en) * 1988-11-12 1996-03-05 Sony Corporation Quantum interference transistor
US5105232A (en) * 1989-09-26 1992-04-14 Massachusetts Institute Of Technology Quantum field-effect directional coupler
JP2575901B2 (ja) * 1989-11-13 1997-01-29 新技術事業団 グリッド入り量子構造
DE4020813A1 (de) * 1990-01-23 1991-07-25 Max Planck Gesellschaft Elektronenwellen-gekoppeltes halbleiter-schaltelement
US5362973A (en) * 1990-06-25 1994-11-08 Xerox Corporation Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth
US5144580A (en) * 1990-08-21 1992-09-01 Regents Of The University Of California Quantum wire CCD charge pump
US5264711A (en) * 1992-09-15 1993-11-23 The United States Of America As Represented By The Secretary Of The Army Metal-encapsulated quantum wire for enhanced charge transport

Also Published As

Publication number Publication date
DE3689393D1 (de) 1994-01-27
DE3689393T2 (de) 1994-06-23
US4733282A (en) 1988-03-22
EP0212295A3 (en) 1988-02-24
EP0212295A2 (en) 1987-03-04
JPS6239073A (ja) 1987-02-20
EP0212295B1 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
JP2512422B2 (ja) 半導体デバイス
US5447873A (en) Method of making a universal quantum dot logic cell
JP3194941B2 (ja) 半導体装置
Pfeiffer et al. Cleaved edge overgrowth for quantum wire fabrication
JPH0357627B2 (ja)
US5130766A (en) Quantum interference type semiconductor device
JPS6028268A (ja) 半導体装置
JPS6147681A (ja) 可変禁制帯デバイス
JPH0732250B2 (ja) 半導体デバイス
US5831294A (en) Quantum box structure and carrier conductivity modulating device
JPS6184063A (ja) 読み出し専用メモリ
US4769683A (en) Superlattice gate field effect transistor
Bate Nanoelectronics
JPS63316484A (ja) 量子効果半導体装置
JPH09148556A (ja) 半導体装置，及びその製造方法
EP0186301B1 (en) High-speed semiconductor device
US5016064A (en) Quantom well structure having enhanced conductivity
JP3442668B2 (ja) 量子波干渉層を有した電界効果トランジスタ
JPH0786644A (ja) 超伝導配線装置
JP3455456B2 (ja) 半導体記憶装置
JPS61171179A (ja) 半導体結合超伝導素子
JPH02504570A (ja) 軽い正孔の特性を利用した電子および光電素子
US5225895A (en) Velocity-modulation transistor with quantum well wire layer
JPH08148674A (ja) 半導体装置及びその製造方法
JPS63280473A (ja) スイッチング素子