JPH0357710B2 - - Google Patents
Info
- Publication number
- JPH0357710B2 JPH0357710B2 JP666686A JP666686A JPH0357710B2 JP H0357710 B2 JPH0357710 B2 JP H0357710B2 JP 666686 A JP666686 A JP 666686A JP 666686 A JP666686 A JP 666686A JP H0357710 B2 JPH0357710 B2 JP H0357710B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- winding
- charging
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 70
- 238000004804 winding Methods 0.000 claims description 51
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000009499 grossing Methods 0.000 claims description 8
- 101150079361 fet5 gene Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、安定化直流電源装置に使用する直流
−直流変換器(DC−DCコンバータ)に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a DC-DC converter (DC-DC converter) used in a stabilized DC power supply.
トランスの1次巻線にスイツチングトランジス
タを直列に接続し、これをオン・オフすることに
よつて直流を断続し、2次巻線に得られる電圧を
整流平滑して直流出力を得るDC−DCコンバータ
は既に知られている。ところで、従来の代表的な
オン・オフ型のDC−DCコンバータ(FCC)は、
発振器を含んでパルス幅変調波(PWM波)を作
り、これにより変換用スイツチングトランジスタ
をオン・オフ制御する他励式に構成されている。
従つて、回路が複雑且つ高価になつた。この種の
欠点を解決するものとして、特公昭52−18364号
にトランスに制御巻線を設け、この制御巻線を制
御することにより電圧調整する自励式のオン・オ
フ型DC−DCコンバータが開示されている。しか
し、この方式では、制御巻線を設けなければなら
ず、大幅に小型化及び簡略化することが困難であ
る。
A DC- DC converters are already known. By the way, the conventional typical on-off type DC-DC converter (FCC) is
It is configured as a separately excited type that includes an oscillator to create a pulse width modulated wave (PWM wave), which controls the on/off of the conversion switching transistor.
Therefore, the circuit has become complex and expensive. As a solution to this kind of drawback, Japanese Patent Publication No. 18364/1983 discloses a self-excited on/off type DC-DC converter in which a control winding is provided in the transformer and the voltage is adjusted by controlling the control winding. has been done. However, in this method, a control winding must be provided, making it difficult to significantly downsize and simplify the device.
簡単な回路構成のDC−DCコンバータとして、
オン・オフ型の自励式DC−DCコンバータがある
が、軽負荷時に発振周波数が上つてスイツチング
回数が多くなり、スイツチング損失が大になると
いう欠点を有する。また、スイツチング素子とし
て電界効果トランジスタを使用することが困難で
あるという欠点を有する。 As a DC-DC converter with a simple circuit configuration,
There is an on-off type self-excited DC-DC converter, but it has the disadvantage that the oscillation frequency increases at light loads, resulting in a large number of switching operations and a large switching loss. Another disadvantage is that it is difficult to use field effect transistors as switching elements.
そこで、本発明の目的は、比較的簡単な回路で
自励発振し、且つ電圧制御を容易に達成すること
ができる直流−直流変換器を提供することにあ
る。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a DC-DC converter that can self-oscillate with a relatively simple circuit and easily achieve voltage control.
上記問題点を解決し、上記目的を達成するため
の本発明は、直流電源から供給される電圧をオ
ン・オフするものであり、制御素子の電圧がスレ
ツシホールド電圧に達した時にオンになるように
構成されている変換用スイツチと、前記変換用ス
イツチのオン・オフに対応した出力電圧を得るた
めの電圧変換用巻線及びこの電圧変換用巻線に電
磁結合され、前記変換用スイツチをオン駆動する
ために前記制御端子に接続されたスイツチ駆動巻
線を有するトランスと、前記電圧変換用巻線の出
力側に接続された整流平滑回路と、充電電圧によ
つて前記変換用スイツチをオン駆動するように前
記変換用スイツチに接続されている第1のコンデ
ンサと、前記第1のコンデンサを充電するための
第1の充電回路と、前記変換用スイツチのオフ開
始時点を決定するための第2のコンデンサと、前
記変換用スイツチのオン開始に応答して前記第2
のコンデンサの充電を開始する第2の充電回路
と、前記変換用スイツチと前記第1及び第2のコ
ンデンサに接続され、前記第2のコンデンサが所
定値まで充電されたことに応答して前記駆動巻線
の電圧による前記変換用スイツチのオン駆動を遮
断して前記変換用スイツチをオフ状態に転換さ
せ、かつ前記第1及び第2のコンデンサを放電状
態になす制御回路と、前記第1のコンデンサの充
電電流を変えることによつて前記第1のコンデン
サの電圧が前記スレツシホールド電圧に達するま
での時間幅を変えて前記整流平滑回路の出力電圧
を制御する電圧制御回路とから成る直流−直流変
換器に係わるものである。
In order to solve the above problems and achieve the above objects, the present invention turns on and off the voltage supplied from a DC power supply, and turns on when the voltage of the control element reaches a threshold voltage. A conversion switch configured as shown in FIG. A transformer having a switch driving winding connected to the control terminal to turn on the voltage converting switch; a rectifying and smoothing circuit connected to the output side of the voltage converting winding; a first capacitor connected to the conversion switch so as to drive the conversion switch; a first charging circuit for charging the first capacitor; and a first charging circuit for determining when the conversion switch starts to turn off. 2 capacitor, and the second capacitor in response to the start of turning on the conversion switch.
a second charging circuit that starts charging the capacitor; and a second charging circuit that is connected to the conversion switch and the first and second capacitors, and that starts charging the second capacitor in response to the second capacitor being charged to a predetermined value. a control circuit that cuts off the on-drive of the conversion switch by the voltage of the winding, turns the conversion switch into an OFF state, and puts the first and second capacitors in a discharge state; and the first capacitor. a DC-DC voltage control circuit that controls the output voltage of the rectifying and smoothing circuit by changing the time width until the voltage of the first capacitor reaches the threshold voltage by changing the charging current of the first capacitor. It is related to converters.
なお、上記発明における変換用スイツチは、例
えば実施例のFET5のような素子であり、前記
電圧変換用巻線は例えば実施例の1次巻線3及び
2次巻線6のように電圧変換に関係する巻線であ
り、前記スイツチ駆動巻線は例えば実施例の3次
巻線14であり、前記制御回路は例えば実施例の
制御トランジスタ19を含む回路であり、電圧制
御回路は例えばホトトランジスタ25を含む回路
である。 The conversion switch in the above invention is, for example, an element such as the FET 5 in the embodiment, and the voltage conversion winding is a device for voltage conversion, such as the primary winding 3 and the secondary winding 6 in the embodiment. The related windings, the switch drive winding being, for example, the tertiary winding 14 of the embodiment, the control circuit being, for example, a circuit including the control transistor 19 of the embodiment, and the voltage control circuit being, for example, the phototransistor 25 This is a circuit that includes
上記発明においては、第1のコンデンサが所定
値まで充電されると変換用スイツチのオフ期間が
終了し、オン期間に入る。また第2のコンデンサ
が所定値まで充電されると、オン期間が終了し、
オフ期間に入る。このため、第1及び第2のコン
デンサの充放電に基づいて変換用スイツチがオ
ン・オフ動作する。第1のコンデンサの充電電流
を変えると、変換用スイツチのオフ時間幅が変化
する。
In the above invention, when the first capacitor is charged to a predetermined value, the off period of the conversion switch ends and the on period begins. Also, when the second capacitor is charged to a predetermined value, the on period ends;
Entering an off period. Therefore, the conversion switch operates on and off based on the charging and discharging of the first and second capacitors. Changing the charging current of the first capacitor changes the off time width of the conversion switch.
次に、第1図及び第2図によつて本発明の実施
例に係わる直流−直流変換器を説明する。第1図
において、一方の直流電源端子1にはトランス2
の1次巻線3の一端が接続されている。1次巻線
3の他端と他方の直流電源端子4との間には、変
換用スイツチング素子としてNチヤネルの絶縁ゲ
ート型(MOS型)電界効果トランジスタ即ち
FET5が接続されている。FET5は第1の端子
としてドレイン、第2の端子としてソース、制御
端子としてゲートを有し、ゲートにスレシホール
ド電圧VTH以上の電圧が印加された時にドレイ
ン・ソース間が導通状態(オン状態)になるもの
である。
Next, a DC-DC converter according to an embodiment of the present invention will be explained with reference to FIGS. 1 and 2. In Figure 1, one DC power supply terminal 1 has a transformer 2.
One end of the primary winding 3 of is connected. Between the other end of the primary winding 3 and the other DC power supply terminal 4, an N-channel insulated gate type (MOS type) field effect transistor is connected as a conversion switching element.
FET5 is connected. FET5 has a drain as the first terminal, a source as the second terminal, and a gate as the control terminal. When a voltage higher than the threshold voltage V TH is applied to the gate, the drain and source are in a conductive state (on state). ).
1次巻線3に電磁結合された2次巻線6には、
2つのダイオード7,8と、リアクトル9と、コ
ンデンサ10とから成る整流平滑回路11が接続
されている。整流平滑回路11に接続された出力
端子12,13は安定化された出力電圧を負荷に
供給する部分である。 The secondary winding 6 electromagnetically coupled to the primary winding 3 has
A rectifying and smoothing circuit 11 consisting of two diodes 7 and 8, a reactor 9, and a capacitor 10 is connected. Output terminals 12 and 13 connected to the rectifying and smoothing circuit 11 are parts that supply a stabilized output voltage to a load.
14はトランス3次巻線であつて、1次巻線3
及び2次巻線6に電磁結合されている。この3次
巻線14の一端は、第1のコンデンサ15を介し
てFET5のゲートに接続され、他端はソースに
接続されている。一方の電源端子1とゲートとの
間には第1の充電回路として2つの抵抗16a,
16bが接続されている。この2つの抵抗16
a,16bは第1のコンデンサ15の充電時定数
を得るために設けられている。 14 is the tertiary winding of the transformer, and the primary winding 3
and is electromagnetically coupled to the secondary winding 6. One end of the tertiary winding 14 is connected to the gate of the FET 5 via the first capacitor 15, and the other end is connected to the source. Two resistors 16a are connected between one power supply terminal 1 and the gate as a first charging circuit.
16b is connected. These two resistors 16
a and 16b are provided to obtain the charging time constant of the first capacitor 15.
本発明に係わるオン時間終了制御回路は、第2
のコンデンサ17と第2の充電回路としての第2
の抵抗18とによつて構成されている。第2のコ
ンデンサ17はこの充電時定数を決めるための第
2の抵抗18を介して3次巻線14に並列に接続
されている。なお、コンデンサ17に並列にこの
逆充電電圧を一定にするためのダイオード17a
が接続されている。 The on-time end control circuit according to the present invention has a second
capacitor 17 and a second capacitor 17 as a second charging circuit.
and a resistor 18. A second capacitor 17 is connected in parallel to the tertiary winding 14 via a second resistor 18 for determining this charging time constant. Note that a diode 17a is connected in parallel to the capacitor 17 to keep this reverse charging voltage constant.
is connected.
制御用トランジスタ19は、FET5のゲート
とソースとの間に逆流阻止用ダイオードD1を介
して接続され、第2のコンデンサ17の電圧VC2
によつて制御されている。即ち、第2のコンデン
サ17が制御用トランジスタ19のベース・エミ
ツタ間に接続され、第2のコンデンサ17の電圧
が所定値以上になつた時に制御用トランジスタ1
9がオンになるように構成されている。 The control transistor 19 is connected between the gate and source of the FET 5 via a reverse blocking diode D1 , and is connected to the voltage V C2 of the second capacitor 17.
controlled by. That is, the second capacitor 17 is connected between the base and emitter of the control transistor 19, and when the voltage of the second capacitor 17 exceeds a predetermined value, the control transistor 1
9 is configured to be turned on.
定電圧制御回路として、出力端子12,13間
に接続された電圧検出用抵抗20,21と、この
抵抗20,21の分圧点に一方の入力端子が接続
され、他方の入力端子が基準電圧源22に接続さ
れた誤差増幅器23と、この誤差増幅器23の出
力端子に接続された発光ダイオード24と、この
発光ダイオード24に光結合されたホトトランジ
スタ25とが設けられている。ホトトランジスタ
25は、第1のコンデンサ15の充電時定数を変
えるための可変インピーダンス素子として設けら
れたものであり、抵抗16bと第1のコンデンサ
15とに並列に接続されている。 As a constant voltage control circuit, voltage detection resistors 20 and 21 are connected between output terminals 12 and 13, one input terminal is connected to a voltage dividing point of these resistors 20 and 21, and the other input terminal is connected to a reference voltage. An error amplifier 23 connected to the source 22, a light emitting diode 24 connected to the output terminal of the error amplifier 23, and a phototransistor 25 optically coupled to the light emitting diode 24 are provided. The phototransistor 25 is provided as a variable impedance element for changing the charging time constant of the first capacitor 15, and is connected in parallel to the resistor 16b and the first capacitor 15.
トランス2の残留磁気をフライバツク電圧によ
つてリセツトするために、1次巻線3に並列にダ
イオード26を介して抵抗27が接続されてい
る。またフライバツク電圧を抑制するために、抵
抗27に並列にコンデンサ28が接続されてい
る。 In order to reset the residual magnetism of the transformer 2 by the flyback voltage, a resistor 27 is connected in parallel to the primary winding 3 via a diode 26. Further, a capacitor 28 is connected in parallel to the resistor 27 in order to suppress flyback voltage.
(動作)
一対の電源端子1,4から直流電圧を供給する
と、抵抗16a,16b、第1のコンデンサ1
5、3次巻線14からなる回路によつて第1のコ
ンデンサ15の充電が開始する。第1のコンデン
サ15は、この容量C1と抵抗16a,16bの
値及びホトトランジスタ25のインピーダンスに
よつて決定される充電時定数に従つて充電され、
この両端電圧VC1は第2図Eのt1〜t4に示す如く
徐々に高くなる。FET5はスレシホールド電圧
VTH(立上り電圧)を有しているので、電源投入
に同期して直ちにオンにならず、第1のコンデン
サ15がスレシホールド電圧VTH以上に充電され
た時点t3でオンになる。FET5がオンになると、
第2図Cに示す如くFET5のドレイン・ソース
電圧VDSが低くなり、逆に1次巻線3に電源電圧
が印加されるために、第2図Dに示す如く3次巻
線14に電圧V3が発生し、この3次巻線14の
電圧V3が正帰還電圧となつてFET5のゲートに
印加される。電源端子1の電圧は、3次巻線14
の電圧V3よりも高く設定されているので、FET
5がオンのt3〜t4期間でも充電され、コンデンサ
電圧VC1と3次巻線電圧V3との和の電圧がゲート
電圧VGとなる。なお、3次巻線14に得られる
正方向電圧に基づいてFET5のソース・ゲート
間容量を通る電流が流れる。この結果、3次巻線
14の正方向電圧は、コンデンサ15の放電を許
し、しかる後、コンデンサ15を逆方向の極性に
充電する。FET5がオンになると、第2図Bに
示す如くドレイン電流IDが流れ、トランスの2次
巻線6にダイオード7をオンにする向きの電圧が
発生し、これが平滑されて出力電圧となる。(Operation) When DC voltage is supplied from the pair of power supply terminals 1 and 4, the resistors 16a and 16b and the first capacitor 1
5. The circuit consisting of the tertiary winding 14 starts charging the first capacitor 15. The first capacitor 15 is charged according to a charging time constant determined by the capacitance C1 , the values of the resistors 16a and 16b, and the impedance of the phototransistor 25,
This voltage V C1 between both ends gradually increases as shown from t 1 to t 4 in FIG. 2E. FET5 is the threshold voltage
Since it has V TH (rise voltage), it does not turn on immediately in synchronization with power-on, but turns on at time t 3 when the first capacitor 15 is charged to the threshold voltage V TH or higher. When FET5 turns on,
As shown in FIG. 2C, the drain-source voltage V DS of the FET 5 becomes low, and conversely, since the power supply voltage is applied to the primary winding 3, the voltage increases across the tertiary winding 14 as shown in FIG. 2D. V 3 is generated, and this voltage V 3 of the tertiary winding 14 becomes a positive feedback voltage and is applied to the gate of the FET 5. The voltage at the power supply terminal 1 is the voltage at the tertiary winding 14.
Since the voltage of V is set higher than 3 , the FET
5 is on during the period t 3 to t 4 as well, and the sum of the capacitor voltage V C1 and the tertiary winding voltage V 3 becomes the gate voltage V G. Note that a current flows through the source-gate capacitance of the FET 5 based on the positive voltage obtained in the tertiary winding 14. As a result, the positive voltage on the tertiary winding 14 allows the capacitor 15 to discharge and then charge the capacitor 15 to the opposite polarity. When the FET 5 is turned on, a drain current ID flows as shown in FIG. 2B, and a voltage that turns on the diode 7 is generated in the secondary winding 6 of the transformer, and this is smoothed to become an output voltage.
FET5がオンに転換し、3次巻線14に正方
向電圧が発生する時点t3から第2のコンデンサ1
7の正方向の充電が開始し、この充電電圧VC2が
第2図Fに示す如く徐々に高くなる。そして、コ
ンデンサ電圧VC2が制御用トランジスタ19の立
上り電圧以上になると、トランジスタ19がオン
に転換し、ゲート・ソース間が短絡され、ゲート
電圧VGが零になり、FET5がオフに転換する。
トランジスタ19のオンがストレージタイムによ
り保持されている間に第1のコンデンサ15の電
荷が、ダイオードD1、トランジスタ19、3次
巻線14の回路で放出され、また、コンデンサ1
7の電荷も放出される。 From the time t 3 when FET 5 turns on and a positive voltage is generated across the tertiary winding 14, the second capacitor 1
7 starts charging in the positive direction, and this charging voltage V C2 gradually increases as shown in FIG. 2F. When the capacitor voltage V C2 becomes equal to or higher than the rising voltage of the control transistor 19, the transistor 19 is turned on, the gate and source are short-circuited, the gate voltage V G becomes zero, and the FET 5 is turned off.
While the transistor 19 is kept on due to the storage time, the charge in the first capacitor 15 is discharged by the circuit of the diode D 1 , the transistor 19, and the tertiary winding 14, and
7 charges are also released.
次に、起動後の動作を説明する。第2図のt1で
FET5がオフに転換すると、フライバツク電圧
VFが発生し、第2図Dに示す如く3次巻線電圧
V3の向きが逆になる。t1〜t2で発生する3次巻線
14の逆方向電圧は、トランジスタ19、ダイオ
ードD1で阻止されるが、ソース・ゲート間容量
を通して第1のコンデンサ15をわずかに充電す
る。第1のコンデンサ15は抵抗16a,16b
を通して電源電圧で充電される。コンデンサ電圧
VC1は起動時と同様に第2図Eに示す如く徐々に
高くなるが、ゲート電圧VGは、コンデンサ電圧
VC1と3次巻線電圧V3との和であるので、第2図
Aに示す如く変化し、フライバツク電圧VFが発
生している期間t1〜t2においては、VC1−VFの電
圧がゲート電圧VGとなる。t2でトランス2のリセ
ツトが終了すると、フライバツク電圧VFも消滅
するため、コンデンサ電圧VC1がゲート電圧VGと
なる。第1のコンデンサ15の充電が更に進み、
t3でFET5のスレシホールド電圧VTHに達する
と、FET5がオンになる。t3〜t4のオン期間は、
起動時と同様に抵抗18の値R2と第2のコンデ
ンサ17の値C2とから成るR2C2時定数回路によ
つて決定される。 Next, the operation after startup will be explained. At t 1 in Figure 2
When FET5 turns off, the flyback voltage
V F is generated, and the tertiary winding voltage is as shown in Figure 2D.
The direction of V 3 is reversed. The reverse voltage of the tertiary winding 14 generated between t 1 and t 2 is blocked by the transistor 19 and the diode D 1 , but slightly charges the first capacitor 15 through the source-gate capacitance. The first capacitor 15 is a resistor 16a, 16b
is charged with the power supply voltage through the capacitor voltage
V C1 gradually increases as shown in Figure 2 E, as at the time of startup, but the gate voltage V G is the capacitor voltage
Since it is the sum of V C1 and the tertiary winding voltage V 3 , it changes as shown in FIG . The voltage becomes the gate voltage V G. When the reset of the transformer 2 is completed at t 2 , the flyback voltage V F also disappears, so that the capacitor voltage V C1 becomes the gate voltage V G. The charging of the first capacitor 15 further progresses,
When the threshold voltage VTH of FET5 is reached at t3 , FET5 is turned on. The on period from t3 to t4 is
It is determined by the R 2 C 2 time constant circuit consisting of the value R 2 of the resistor 18 and the value C 2 of the second capacitor 17, as in the case of startup.
出力電圧の制御は、ホトトランジスタ25の抵
抗値制御で行われる。今、出力電圧が一定値より
も低くなつたとすれば、誤差増幅器23の出力が
低くなり、発光ダイオード24の光量が少なくな
り、ホトトランジスタ25の抵抗値が高くなる。
このため、抵抗16bとコンデンサ15に並列接
続されたホトトランジスタ25によるバイパス回
路における電流が減少し、逆に第1のコンデンサ
15の充電電流が増大する。このため、第2図E
で点線で示す如く第1のコンデンサ15の電圧
VC1がFET5のスレシホールド電圧VTHに達する
までの時間が短くなる。この結果、オフ時間TOFF
がt1〜t3よりも短くなる。オン時間TONはt3〜t4と
同一で出力電圧に無関係に一定であるので、オ
ン・オフ周期が短くなり且つデユテイ比が大きく
なり、出力電圧が上昇し、所定値に戻される。出
力電圧が基準値よりも高い時には、上記と逆の動
作になる。 The output voltage is controlled by controlling the resistance value of the phototransistor 25. Now, if the output voltage becomes lower than a certain value, the output of the error amplifier 23 becomes low, the amount of light from the light emitting diode 24 decreases, and the resistance value of the phototransistor 25 increases.
Therefore, the current in the bypass circuit formed by the phototransistor 25 connected in parallel to the resistor 16b and the capacitor 15 decreases, and conversely, the charging current of the first capacitor 15 increases. For this reason, Figure 2 E
As shown by the dotted line, the voltage of the first capacitor 15 is
The time it takes for V C1 to reach the threshold voltage V TH of FET5 becomes shorter. As a result, the off time T OFF
becomes shorter than t 1 to t 3 . Since the on-time T ON is the same as t 3 to t 4 and is constant regardless of the output voltage, the on-off period is shortened and the duty ratio is increased, so that the output voltage is increased and returned to a predetermined value. When the output voltage is higher than the reference value, the operation is opposite to the above.
上述から明らかな如く、この回路はスイツチン
グトランジスタの飽和を利用した自励発振回路で
ないので、軽負荷時にスイツチング周期が短くな
らず、逆に長くなる。このため、軽負荷時のスイ
ツチング回数が少なくなり、スイツチング損失が
少なくなる。また、オン・オフ形式であるにも拘
らず、自励発振が可能である。また回数構成の簡
略化及び小型化ができる。 As is clear from the above, since this circuit is not a self-oscillating circuit that utilizes the saturation of the switching transistor, the switching period does not become shorter when the load is light, but rather becomes longer. Therefore, the number of times of switching during light loads is reduced, and switching loss is reduced. Furthermore, although it is an on-off type, self-sustained oscillation is possible. Furthermore, the number of times configuration can be simplified and the size can be reduced.
次に、第3図及び第4図に示す本発明の別の実
施例を説明する。但し、第1図及び第2図と共通
する部分には、同一の符号を付してその説明を省
略する。この実施例では、逆バイアス用ダイオー
ドD2のかわりに、第2のコンデンサ17に並列
に抵抗29が接続されている。
Next, another embodiment of the present invention shown in FIGS. 3 and 4 will be described. However, parts common to FIGS. 1 and 2 are designated by the same reference numerals and their explanations will be omitted. In this embodiment, a resistor 29 is connected in parallel to the second capacitor 17 instead of the reverse bias diode D2 .
更に、第1のコンデンサ15に並列にダイオー
ドD3を介してトランジスタ30が接続され、こ
のトランジスタ30のベースが抵抗31を介して
3次巻線14の下端に接続されている。従つて、
第4図のt1〜t2期間でフライバツク電圧が発生
し、第4図Dに示す如く逆方向電圧が3次巻線1
4に発生すると、このt1〜t2期間にトランジスタ
30がオンになり、第1のコンデンサ15の電荷
が放出される。このため、第4図Eに示す如く、
第1のコンデンサ15の充電は、トランス2のリ
セツト後のt2時点から開始される。これにより、
トランス2のリセツト前にゲート電圧VGがスレ
シホールド電圧VTHに達することを完全に阻止で
きる。また、トランス2のリセツト終了時にトラ
ンス2の1次巻線3に振動(図示せず)が生じる
が、第1のコンデンサ15が未充電状態にあるた
め、FET5が誤まつてオンに転換するおそれが
ない。 Furthermore, a transistor 30 is connected in parallel to the first capacitor 15 via a diode D 3 , and the base of this transistor 30 is connected via a resistor 31 to the lower end of the tertiary winding 14 . Therefore,
A flyback voltage occurs during the period t 1 to t 2 in Fig. 4, and the reverse voltage is applied to the tertiary winding 1 as shown in Fig. 4D.
4, the transistor 30 is turned on during this period from t1 to t2 , and the charge in the first capacitor 15 is discharged. Therefore, as shown in Figure 4E,
Charging of the first capacitor 15 begins at time t2 after the reset of the transformer 2. This results in
It is possible to completely prevent the gate voltage V G from reaching the threshold voltage V TH before the transformer 2 is reset. Furthermore, when the reset of the transformer 2 is completed, vibration (not shown) occurs in the primary winding 3 of the transformer 2, but since the first capacitor 15 is in an uncharged state, there is a risk that the FET 5 may be accidentally turned on. There is no.
t2時点になると、トランジスタ30がオフにな
るため、この時点から第1のコンデンサ15の充
電が開始し、t3時点でFET5がオンになる。 At time t2 , the transistor 30 is turned off, so charging of the first capacitor 15 starts from this time, and at time t3 , the FET 5 is turned on.
32は過電流検出用抵抗であり、FET5のソ
ースに直列に接続されている。トランジスタ19
のエミツタはソースに直接に接続されずに抵抗3
2の左端に接続されている。このため、第2のコ
ンデンサ17の電圧VC2と抵抗32の両端電圧VO
との和の電圧がトランジスタ19のベース・エミ
ツタ間に印加される。従つて、過電流が流れる
と、第2のコンデンサ17の充電電圧VC2が低い
状態でトランジスタ19がオンになり、FET5
がオフに転換し、FET5のオン期間t3〜t4が短く
なる。 32 is an overcurrent detection resistor, which is connected in series to the source of FET5. transistor 19
The emitter of is not directly connected to the source but is connected to the resistor 3.
It is connected to the left end of 2. Therefore, the voltage V C2 of the second capacitor 17 and the voltage V O across the resistor 32
is applied between the base and emitter of transistor 19. Therefore, when an overcurrent flows, the transistor 19 is turned on while the charging voltage V C2 of the second capacitor 17 is low, and the FET 5
is turned off, and the on period t 3 to t 4 of the FET 5 becomes shorter.
本発明は上述の実施例に限定されるものでな
く、例えば次の変形例が可能なものである。
The present invention is not limited to the embodiments described above, and the following modifications are possible, for example.
(a) 第1図及び第3図の回路を第5図に示す回路
に変形してもよい。即ち、第1のコンデンサ1
5を3次巻線14の下端に接続してもよい。ま
た、逆流阻止用ダイオードD1をゲートのライ
ンに移してもよい。また、抵抗16aに並列に
ホトトランジスタ25を接続してもよい。ま
た、4次巻線14aを設け、ここに抵抗18と
コンデンサ17を接続してもよい。(a) The circuits shown in FIGS. 1 and 3 may be modified into the circuit shown in FIG. 5. That is, the first capacitor 1
5 may be connected to the lower end of the tertiary winding 14. Also, the backflow blocking diode D1 may be moved to the gate line. Further, a phototransistor 25 may be connected in parallel to the resistor 16a. Alternatively, a quaternary winding 14a may be provided, and the resistor 18 and capacitor 17 may be connected thereto.
(b) FET5をバイポーラトランジスタに置き換
えることができる。また、ホトトランジスタ2
5の代りにバイポーラトランジスタを接続し、
これを誤差増幅器23の出力で制御するように
してもよい。また、トランジスタ19をFET
にすることができる。(b) FET5 can be replaced with a bipolar transistor. In addition, phototransistor 2
Connect a bipolar transistor in place of 5,
This may be controlled by the output of the error amplifier 23. Also, transistor 19 is FET
It can be done.
(c) 変換用スイツチング素子を、FET又はバイ
ポーラトランジスタを直列又は並列に接続した
複数のスイツチング素子で構成してもよい。(c) The conversion switching element may be composed of a plurality of switching elements in which FETs or bipolar transistors are connected in series or in parallel.
(d) 抵抗16aの上端を1次巻線3の下端に接続
してもよい。(d) The upper end of the resistor 16a may be connected to the lower end of the primary winding 3.
(e) 抵抗16a,16bを省き、ここにホトトラ
ンジスタ25を接続し、このホトトランジスタ
25を本発明の第1の充電回路としてもよい。(e) The resistors 16a and 16b may be omitted and a phototransistor 25 may be connected thereto, and this phototransistor 25 may be used as the first charging circuit of the present invention.
上記発明によれば、スイツチのオン幅を実質的
に固定、オフ幅可変制御の自励式の直流−直流変
換器を簡単な回路構成で得ることができる。
According to the above invention, a self-excited DC-DC converter in which the on-width of the switch is substantially fixed and the off-width is variable can be obtained with a simple circuit configuration.
第1図は本発明の実施例に係わる直流−直流変
換器を示すブロツク図、第2図は第1図の各部の
波形図、第3図は別の実施例の直流−直流変換器
を示す回路図、第4図は第3図の各部の波形図、
第5図は変形例の直流−直流変換器を示す回路図
である。
1……電源端子、3……1次巻線、5……
FET、6……2次巻線、11……整流平滑回路、
14……3次巻線、15……第1のコンデンサ、
16a,16b……抵抗、17……第2のコンデ
ンサ、18……抵抗、19……制御用トランジス
タ、25……ホトトランジスタ。
Fig. 1 is a block diagram showing a DC-DC converter according to an embodiment of the present invention, Fig. 2 is a waveform diagram of each part of Fig. 1, and Fig. 3 shows a DC-DC converter of another embodiment. Circuit diagram, Figure 4 is a waveform diagram of each part of Figure 3,
FIG. 5 is a circuit diagram showing a modified DC-DC converter. 1...Power terminal, 3...Primary winding, 5...
FET, 6... Secondary winding, 11... Rectifier smoothing circuit,
14... Tertiary winding, 15... First capacitor,
16a, 16b...Resistor, 17...Second capacitor, 18...Resistor, 19...Control transistor, 25...Phototransistor.
Claims (1)
るものであり、制御端子の電圧がスレツシホール
ド電圧に達した時にオンになるように構成されて
いる変換用スイツチと、 前記変換用スイツチのオン・オフに対応した出
力電圧を得るための電圧変換用巻線及びこの電圧
変換用巻線に電磁結合され、前記変換用スイツチ
をオン駆動するために前記制御端子に接続された
スイツチ駆動巻線を有するトランスと、 前記電圧変換用巻線の出力側に接続された整流
平滑回路と、 充電電圧によつて前記変換用スイツチをオン駆
動するように前記駆動巻線と直列に接続された第
1のコンデンサと、 前記第1のコンデンサを充電するための第1の
充電回路と、 前記変換用スイツチのオフ開始時点を決定する
ための第2のコンデンサと、 前記変換用スイツチのオン開始に応答して前記
第2のコンデンサの充電を開始する第2の充電回
路と、 前記変換用スイツチと前記第1及び第2のコン
デンサに接続され、前記第2のコンデンサが所定
値まで充電されたことに応答して前記駆動巻線の
電圧による前記変換用スイツチのオン駆動を遮断
して前記変換用スイツチをオフ状態に転換させ、
かつ前記第1及び第2のコンデンサを放電状態に
なす制御回路と、 前記第1のコンデンサの充電電流を変えること
によつて前記第1のコンデンサの電圧が前記スレ
ツシホールド電圧に達するまでの時間幅を変えて
前記整流平滑回路の出力電圧を制御する電圧制御
回路と から成る直流−直流変換器。[Scope of Claims] 1. A conversion switch that turns on and off a voltage supplied from a DC power source and is configured to be turned on when the voltage at a control terminal reaches a threshold voltage; A voltage conversion winding for obtaining an output voltage corresponding to on/off of the conversion switch; and a voltage conversion winding that is electromagnetically coupled to the voltage conversion winding and connected to the control terminal to turn on the conversion switch. a rectifying and smoothing circuit connected to the output side of the voltage converting winding; and a rectifying and smoothing circuit connected in series with the driving winding so as to turn on the converting switch by a charging voltage. a connected first capacitor; a first charging circuit for charging the first capacitor; a second capacitor for determining when the conversion switch starts to turn off; a second charging circuit that starts charging the second capacitor in response to turning on; a second charging circuit that is connected to the conversion switch and the first and second capacitors, and that charges the second capacitor to a predetermined value; In response to this, the conversion switch is turned off by cutting off the on-drive of the conversion switch by the voltage of the drive winding,
and a control circuit for bringing the first and second capacitors into a discharge state; and a time period for the voltage of the first capacitor to reach the threshold voltage by changing the charging current of the first capacitor. and a voltage control circuit that controls the output voltage of the rectifying and smoothing circuit by changing the width.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP666686A JPS62272867A (en) | 1986-01-16 | 1986-01-16 | Dc-to-dc converter |
| US07/004,143 US4758937A (en) | 1986-01-16 | 1987-01-15 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP666686A JPS62272867A (en) | 1986-01-16 | 1986-01-16 | Dc-to-dc converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272867A JPS62272867A (en) | 1987-11-27 |
| JPH0357710B2 true JPH0357710B2 (en) | 1991-09-03 |
Family
ID=11644697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP666686A Granted JPS62272867A (en) | 1986-01-16 | 1986-01-16 | Dc-to-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62272867A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0811059Y2 (en) * | 1990-09-25 | 1996-03-29 | アイワ株式会社 | Ringing choke converter power supply |
| JP2006230160A (en) * | 2005-02-21 | 2006-08-31 | Onkyo Corp | Switching power supply circuit |
-
1986
- 1986-01-16 JP JP666686A patent/JPS62272867A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62272867A (en) | 1987-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357712B2 (en) | ||
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| JPH0357713B2 (en) | ||
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| US4899065A (en) | Pre-drive circuit | |
| JPH0357710B2 (en) | ||
| JPH0357711B2 (en) | ||
| CA2214217C (en) | Switching power supply apparatus | |
| JPH0315423B2 (en) | ||
| JP2002136122A (en) | Switching power device | |
| JPH0357714B2 (en) | ||
| JPH041586B2 (en) | ||
| JP2569666B2 (en) | Starter for converter type DC power supply | |
| JPH08317639A (en) | Ringing choke converter of synchronous rectification system | |
| JPS5937667B2 (en) | voltage converter | |
| JPH0416639Y2 (en) | ||
| JPH11341799A (en) | Synchronous rectifying dc-to-dc converter | |
| KR200144592Y1 (en) | Protection circuit of switching element | |
| JPH0727835Y2 (en) | Switching power supply circuit | |
| JP3052254B2 (en) | Resonant DC power supply | |
| JPH05344721A (en) | Switching regulator | |
| JP3377128B2 (en) | Switching power supply | |
| JP2554736Y2 (en) | Switching regulator | |
| JPH06189545A (en) | Switching power supply | |
| JP2000287460A (en) | Self-excited switching power supply circuit |