JPH0358217A - 電子ディスクサブシステム - Google Patents

電子ディスクサブシステム

Info

Publication number
JPH0358217A
JPH0358217A JP1195507A JP19550789A JPH0358217A JP H0358217 A JPH0358217 A JP H0358217A JP 1195507 A JP1195507 A JP 1195507A JP 19550789 A JP19550789 A JP 19550789A JP H0358217 A JPH0358217 A JP H0358217A
Authority
JP
Japan
Prior art keywords
address
data
electronic disk
counter
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1195507A
Other languages
English (en)
Inventor
Fumio Maehata
文雄 前畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1195507A priority Critical patent/JPH0358217A/ja
Publication of JPH0358217A publication Critical patent/JPH0358217A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子ディスクサブシステムに関する。
〔従来の技術〕
従来の電子ディスクサブシステムの構戒を第2図に示す
.第2図に示される電子ディスクサブシステムにおいて
、電子ディスク処理装置(以下、EDCという)3と電
子ディスク装置(以下、EDUという〉4との間でデー
タの転送を行う場合、EDC3が命令33とともに転送
開始のアドレス34を制御部31から送出すると、ED
U4は、制御部41により命令を解析して転送開始のア
ドレス34をアドレスカウンタ42にとりこみ、アドレ
スカウンタ42の示すメモリアドレス44に対しメモリ
回路45に入出力を行うようになっており、指示アドレ
スのチェックの機能を有していなかった。
〔発明が解決しようとする課題〕
上述した従来の電子ディスクサブシステムでは、EDU
側のアドレスカウンタまたはメモリ回路に障害が発生し
た場合に、EDCが指示したアドレスとは違うアドレス
に対して入出力を行い、データを大量に破壊する可能性
があるという欠点があった。
〔課題を解決するための手段〕
本発明の電子ディスクサブシステムは、メモリ部を内部
に有する電子ディスク装置と前記電子ディスク装置の制
御を行う電子ディスク処理装置を含みデータの入出力を
行うことを目的とした電子ディスクサブシステムにおい
て、前記電子ディスク装置は、データを格納する前記メ
モリ部のアドレスを指示する第1のアドレスカウンタと
、前記電子ディスク処理装置からのデータと前記第1の
アドレスカウンタの値を選択するためのセレクタとを有
し、前記電子ディスク処理装置は、前記メモリ部の書き
込み最終アドレスを示す第2のアドレスカウンタと、前
記電子ディスク装置からのデータに付加されたアドレス
と前記第2のアドレスカウンタから出力されたアドレス
とを比較する比較回路とを有し、データを前記メモリ部
に書き込むとき、前記電子ディスク装置は、前記セレク
タにより前記電子ディスク処理装置がらのデータのf&
後尾に前記第2のアドレスカウンタの示すアドレスを付
加して前記メモリ部に書き込み、前記データを読み出す
とき、前記電子ディスク処理装置は前記第2のアドレス
カウンタにより書き込み時にデータの最後尾に付加され
たアドレスと前記第1のアドレスカウンタの示すアドレ
スとを前記比較回路により比較し一致しているか否かを
検出するように構或されている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
第1図において、電子ディスク装置2は電子ディスク処
理装置1と接続されている。電子ディスク処理装置1は
、各種命令を発行する制御部11と処理アドレスをとり
こみ転送数分カウントして期待アドレスを出力するアド
レスカウンタ12,転送数をカウントする転送数カウン
タ13及び期待アドレスとデータの最後尾のアドレスを
比較する比較回路14を有している。電子ディスク装置
2は、各種命令により動作を制御する制御部21.処理
実行アドレスを指示するアドレスカウンタ22,転送数
を制御する転送カウンタ23,データ及び付加アドレス
を格納するメモリ回路24を有している。
制御部11が電子ディスク装置に対し書き込みのための
命令15と開始アドレス16,転送数17を指示すると
電子ディスク装置2の制御部21は命令を解析し開始ア
ドレス16をアドレスカウンタ22に、また転送数17
を転送数カウンタ23にとりこみ、書き込みデータ18
を転送力ウンタがつきるまでアドレスカウンタに示され
るメモリに書き込む。転送数がつきると、書き込みセレ
クタ26の動作により、書き込みデータ18の次にメモ
リアドレス25をメモリ24に書き込む。
次に読み出しでは、制御部11は読み出しのための命令
15と、開始アドレス16,転送数17を指示するとと
もに開始アドレス16をアドレスカウンタ12に、転送
数17を転送数カウンタにとりこんでおく。電子ディス
ク装N2の制御部21は、命令を解析し開始アドレス1
6をアドレスカウンタ22に、また転送数17を転送数
カウンタ23にとりこみ、転送数に示されるデータを読
み出す。転送カウンタがつきると、データの最後に付加
されているアドレスを読み出し終了する。電子ディスク
処理装置lの比較回路14が転送数と付加アドレス分カ
ウントされたアドレスカウンタ12から出力された期待
アドレスと読み出しデータ19に付加されたアドレスと
が一致しているかを検出する。
このようにデータの最後尾に書き込み最終アドレスを付
加しておくことにより、EDUのアドレス回路またはメ
モリ回路に障害が発生した場合、送られてくるデータの
最後尾の最終アドレスにより判断できるので、データの
信頼性を向上させることができる。
〔発明の効果〕
以上説明したように本発明は、データの最後尾に書き込
み最終アドレスを付加しておくことにより、EDUのア
ドレス回路またはメモリ回路に障害が発生した場合、送
られてくるデータの最後尾の最終アドレスにより判断で
きるので、データの信頼性を向上させることができると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は従来
の電子ディスクサブシステムのブロック図である。 1・・・電子ディスク処理装置(EDc)、2・・・電
子ディスク装!(ECU)、3・・・電子ディスク処理
装置(EDC)、4・・・電子ディスク装置(EDU)
、11・・・制御部、12・・・アドレスカウンタ、1
3・・・転送数カウンタ、14・・・比較回路、15・
・・命令、16・・・アドレス、17・・・転送数、1
8・・・書き込みデータ、1つ・・・読み出しデータ、
21・・・制御部、22・・・アドレスカウンタ、23
・・転送カウンタ、24・・・メモリ回路、25・・・
メモリアドレス、26・・・書き込みセレクタ、3工・
・・制御部、33・・・命令、34・・・アドレス、4
1・・・制御部、42・・・アドレスカウンタ、44・
・・メモリアドレス、45・・・メモリ回路。

Claims (1)

    【特許請求の範囲】
  1. メモリ部を内部に有する電子ディスク装置と前記電子デ
    ィスク装置の制御を行う電子ディスク処理装置を含みデ
    ータの入出力を行うことを目的とした電子ディスクサブ
    システムにおいて、前記電子ディスク装置は、データを
    格納する前記メモリ部のアドレスを指示する第1のアド
    レスカウンタと、前記電子ディスク処理装置からのデー
    タと前記第1のアドレスカウンタの値を選択するための
    セレクタとを有し、前記電子ディスク処理装置は、前記
    メモリ部の書き込み最終アドレスを示す第2のアドレス
    カウンタと、前記電子ディスク装置からのデータに付加
    されたアドレスと前記第2のアドレスカウンタから出力
    されたアドレスとを比較する比較回路とを有し、データ
    を前記メモリ部に書き込むとき、前記電子ディスク装置
    は、前記セレクタにより前記電子ディスク処理装置から
    のデータの最後尾に前記第2のアドレスカウンタの示す
    アドレスを付加して前記メモリ部に書き込み、前記デー
    タを読み出すとき、前記電子ディスク処理装置は前記第
    2のアドレスカウンタにより書き込み時にデータの最後
    尾に付加されたアドレスと前記第1のアドレスカウンタ
    の示すアドレスとを前記比較回路により比較し一致して
    いるか否かを検出することを特徴とした電子ディスクサ
    ブシステム。
JP1195507A 1989-07-27 1989-07-27 電子ディスクサブシステム Pending JPH0358217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1195507A JPH0358217A (ja) 1989-07-27 1989-07-27 電子ディスクサブシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1195507A JPH0358217A (ja) 1989-07-27 1989-07-27 電子ディスクサブシステム

Publications (1)

Publication Number Publication Date
JPH0358217A true JPH0358217A (ja) 1991-03-13

Family

ID=16342234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1195507A Pending JPH0358217A (ja) 1989-07-27 1989-07-27 電子ディスクサブシステム

Country Status (1)

Country Link
JP (1) JPH0358217A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7552249B2 (en) 2004-12-24 2009-06-23 Fujitsu Limited Direct memory access circuit and disk array device using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7552249B2 (en) 2004-12-24 2009-06-23 Fujitsu Limited Direct memory access circuit and disk array device using same

Similar Documents

Publication Publication Date Title
JPH0358217A (ja) 電子ディスクサブシステム
JP2687476B2 (ja) ベクトルデータ処理装置
JPH03266154A (ja) 情報処理装置
JP2888654B2 (ja) データ入力制御方式
JPH0480860A (ja) プログラムロード方式
JPS5913060B2 (ja) 主記憶装置の記憶容量検出方式
JP2919357B2 (ja) Cpuインタフェース回路
JPS58141500A (ja) メモリ管理保護方式
JPH0782447B2 (ja) Dmaデータ転送制御装置
JPH06195226A (ja) プログラムロード方式
JPH0528056A (ja) メモリ装置
JPH0215353A (ja) 特定アドレス時異常設定方式
JPS63165931A (ja) 不連続命令フエツチアドレス情報記憶方式
JPH01271853A (ja) 電子卓上計算機
JPH0315948A (ja) アドレスバス試験方式
JPH01116854A (ja) メモリ読出しエラー防止方式
JPS59116999A (ja) メモリ破壊検証方式
JPH01258054A (ja) 記憶装置のアクセス制御方式
JPH01161560A (ja) I/o機器制御装置
JPH0281400A (ja) メモリ素子
JPH0514293B2 (ja)
JPH0528087A (ja) 拡張入出力インタフエース
JPH0335696B2 (ja)
JPS6073763A (ja) メモリアドレスエラ−検出方式
JPH01214948A (ja) ランダム・アクセス・メモリのアクセス制御装置