JPH0528087A - 拡張入出力インタフエース - Google Patents

拡張入出力インタフエース

Info

Publication number
JPH0528087A
JPH0528087A JP20391791A JP20391791A JPH0528087A JP H0528087 A JPH0528087 A JP H0528087A JP 20391791 A JP20391791 A JP 20391791A JP 20391791 A JP20391791 A JP 20391791A JP H0528087 A JPH0528087 A JP H0528087A
Authority
JP
Japan
Prior art keywords
input
output
address
interface
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20391791A
Other languages
English (en)
Inventor
Hidetoshi Okazaki
英俊 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20391791A priority Critical patent/JPH0528087A/ja
Publication of JPH0528087A publication Critical patent/JPH0528087A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 インタフェース上の信号数を減らし、装置を
小型化する。 【構成】 コンピュータ本体側に設けられた入出力アド
レス記憶手段8により、拡張入出力装置に対応した所定
の範囲の入出力アドレスが記憶される。そして、当該コ
ンピュータ本体側からの入出力アクセス時に、比較手段
9により、アクセス対象のアドレスと、当該入出力アド
レス記憶手段8に記憶された所定の入出力アドレス範囲
とが比較される。ここで、アクセス対象のアドレスが所
定の入出力アドレス範囲に含まれるときは、特定の信号
がインタフェース上に出力される。拡張入出力装置側に
設けられた制御手段13は、インタフェース上の特定の
信号を検出したとき、当該インタフェース上の下位のア
ドレスで指定されたデータをアクセスする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ等のコンピュータ本体に接続される信号数を減少でき
るようにした拡張入出力インタフェースに関するもので
ある。
【0002】
【従来の技術】図2は、従来の拡張入出力インタフェー
スの一例を示す図である。図示のように、従来、パーソ
ナルコンピュータ等の拡張インタフェースは、アドレス
信号(A9〜A0)1と、データバス(D15〜D0)
2と、その他の制御信号3とから成っていた。 アドレス信号(A9〜A0)1は、10ビットから成
る。 データバス(D15〜D0)2は、16ビットから成
る。 制御信号3は、例えば、拡張入出力装置へのアクセスが
リードかライトかを指定するリードライト信号等の各種
の制御信号である。
【0003】拡張入出力インタフェースに接続された拡
張入出力装置側には、デコード回路4と、拡張入出力装
置の制御回路5とがある。デコード回路4は、アドレス
信号1をデコードして、当該アドレス信号1が拡張入出
力装置に割り当てられている入出力アドレスであるか否
かを判断する。当該拡張入出力装置に割り当てられてい
る入出力アドレスであれば、デコード回路4は、拡張入
出力装置の制御回路5にCS(チップセレクト)信号6
を送る。拡張入出力装置の制御回路5は、CS信号6に
より、接続されている拡張入出力装置がパーソナルコン
ピュータ本体側によって選択されたことを認識し、制御
信号3の指示に従い、リード又はライトのアクセス動作
の制御を行なう。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。即ち、上
記構成のパーソナルコンピュータの拡張入出力インタフ
ェースでは、拡張入出力装置側でアドレスデコードを行
なっているため、拡張入出力インタフェースは、入出力
アドレス空間を形成する全アドレス信号(A9〜A0)
1を持たなければならなかった。このため、拡張入出力
インタフェースの信号数が多くなり、これに伴い、コネ
クタのピン数が多くなり、装置を小型化することが困難
であるという問題があった。本発明は、以上の点に着目
してなされたもので、アドレス信号数を少なくして装置
の小型化を図った拡張入出力インタフェースを提供する
ことを目的とするものである。
【0005】
【課題を解決するための手段】本発明の拡張入出力イン
タフェースは、拡張入出力装置に対応した所定の範囲の
入出力アドレスを記憶するため、コンピュータ本体側に
設けられた入出力アドレス記憶手段と、当該コンピュー
タ本体側からの入出力アクセス時に、アクセス対象のア
ドレスと、当該入出力アドレス記憶手段に記憶された所
定の入出力アドレス範囲とを比較し、アクセス対象のア
ドレスが当該所定の入出力アドレス範囲に含まれると
き、特定の信号をインタフェース上に出力する比較手段
と、当該インタフェース上の特定の信号を検出したと
き、当該インタフェース上の下位のアドレスで指定され
たデータをアクセスするため、拡張入出力装置側に設け
られた制御手段とから成ることを特徴とするものであ
る。
【0006】
【作用】本発明の拡張入出力インタフェースにおいて
は、コンピュータ本体側に設けられた入出力アドレス記
憶手段により、拡張入出力装置に対応した所定の範囲の
入出力アドレスが記憶される。そして、当該コンピュー
タ本体側からの入出力アクセス時に、比較手段により、
アクセス対象のアドレスと、当該入出力アドレス記憶手
段に記憶された所定の入出力アドレス範囲とが比較され
る。ここで、アクセス対象のアドレスが所定の入出力ア
ドレス範囲に含まれるときは、特定の信号がインタフェ
ース上に出力される。拡張入出力装置側に設けられた制
御手段は、インタフェース上の特定の信号を検出したと
き、当該インタフェース上の下位のアドレスで指定され
たデータをアクセスする。
【0007】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図1は、本発明の拡張入出力インタフェー
スの実施例の説明図である。図示のように、パーソナル
コンピュータ本体側には、アドレスデコード回路7が設
けられている。このアドレスデコード回路7は、入出力
アドレス記憶手段8と、比較手段9とから成る。入出力
アドレス記憶手段8は、RAM(ランダム・アクセス・
メモリ)等から成り、拡張入出力装置に対応した所定の
範囲の入出力アドレスを記憶する。即ち、入出力アドレ
ス記憶手段8は、データ信号D5〜D0を入力し、図示
しないキーボードを介してオペレータにより入出力アド
レスの上位部分(A9〜A4)の入力を受ける。
【0008】比較手段9は、コンピュータ本体側からの
入出力アクセス時に、アクセス対象のアドレスと、当該
入出力アドレス記憶手段に記憶された所定の入出力アド
レス範囲とを比較する。そして、アクセス対象のアドレ
スが所定の入出力アドレス範囲に含まれるとき、CS
(チップセレクト)信号10を特定の信号としてインタ
フェース上に出力する。即ち、比較手段9は、パーソナ
ルコンピュータ側から送られた入出力アドレスの上位部
分(A9〜A4)と、入出力アドレス記憶手段8に記憶
された入出力アドレスの上位部分(A9〜A4)とを比
較する。そして、両者が一致したとき、CS信号10を
インタフェース上に出力する。
【0009】一方、拡張入出力装置側には、拡張入出力
装置の制御手段13が設けられている。拡張入出力装置
の制御手段13は、インタフェース上のCS信号10を
検出したとき、当該インタフェース上の下位のアドレス
で指定されたデータをアクセスする。拡張入出力インタ
フェース上には、CS信号10と、アドレス信号(A3
〜A0)11と、データバス(D15〜D0)12と、
制御信号3とがある。CS信号10は、上述したよう
に、パーソナルコンピュータ本体側の比較手段9から拡
張入出力装置の制御手段13に送られる信号である。
【0010】アドレス信号(A3〜A0)11は、図示
しないコンピュータから出力されるアドレス信号(A9
〜A0)の下位部分の4ビットから成る。データバス
(D15〜D0)12は、図示しないコンピュータに接
続されており、16ビットから成る。制御信号3は、例
えば、拡張入出力装置へのアクセスがリードかライトか
を指定するリードライト信号等の各種の制御信号であ
る。
【0011】次に、上述したインタフェースを介したデ
ータのアクセス手順を説明する。図3は、本発明による
アクセス手順を説明するフローチャートである。まず、
パーソナルコンピュータの電源をオンすると、システム
全体がリセットされ(ステップS1)、入出力アドレス
記憶手段8にデフォルト値が書込まれる(ステップS
2)。このデフォルト値は、例えば、“2FXH”等で
ある。ここに、“2FXH”とは、“2F0H〜2FF
H”を意味する。“H”は、ヘキサの意味である。
【0012】その後、これから使用する拡張入出力装置
の入出力アドレスが、デフォルト値と異なっている場合
(ステップS3)、セットアップソフトウェアが実行さ
れる(ステップS4)。この実行に伴い、オペレータ
は、これから使用される拡張入出力装置の入出力アドレ
スをキーボードから入力する(ステップS5)。ここで
入力されるアドレスは、デフォルト値と異なる値、例え
ば、“3FXH”である。
【0013】この入出力アドレスは、拡張入出力装置の
入出力アドレス記憶手段8に記憶される(ステップS
6)。セットアップソフトウェアが終了すると、アプリ
ケーションプログラムが実行される(ステップS7)。
このアプリケーションプログラムの実行途中において、
予め拡張入出力装置の入出力アドレス記憶手段8に記憶
されている入出力アドレスに対し、アクセスが発生した
とする。すると、比較手段9で比較が行なわれた結果、
アクセス対象のアドレスが入出力アドレス記憶手段8に
記憶されているアドレスと一致する。これにより、比較
手段9からCS信号10が拡張入出力インタフェース上
に出力され、拡張入出力装置の制御手段13に当該拡張
入出力装置が選択されたことが知らされる。これに応じ
て、拡張入出力装置の制御手段13は、拡張入出力装置
へのアクセスを行ない、リードデータあるいはライト結
果をデータバス12を介してパーソナルコンピュータ側
に送る。
【0014】
【発明の効果】以上説明したように、本発明の拡張入出
力インタフェースによれば、所定の範囲のアドレスを記
憶し、コンピュータ本体側で入出力アドレスのデコード
を行ない、両アドレスが比較の結果、一致すれば、拡張
入出力インタフェース上に特定の信号を送出し、これに
より、拡張入出力装置に対し、当該拡張入出力装置が選
択されたことを知らせるようにしたので、次のような効
果がある。即ち、全アドレスをインタフェースに含ませ
る必要がなくなり、コネクタのピン数を減少でき、装置
の小型化を図ることができる。また、記憶された所定の
範囲のアドレスを書き換え可能とすることにより、それ
ぞれ異なった入出力アドレスを持つ複数の拡張入出力装
置のいずれか任意のものを選んで、接続することが可能
となる。
【図面の簡単な説明】
【図1】本発明の拡張入出力インタフェースの実施例の
ブロック図である。
【図2】従来の拡張入出力インタフェースの一例を示す
図である。
【図3】本発明によるアクセス手順を説明するフローチ
ャートである。
【符号の説明】
8 入出力アドレス記憶手段 9 比較手段 13 拡張入出力装置の制御手段

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 拡張入出力装置に対応した所定の範囲の
    入出力アドレスを記憶するため、コンピュータ本体側に
    設けられた入出力アドレス記憶手段と、 当該コンピュータ本体側からの入出力アクセス時に、ア
    クセス対象のアドレスと、当該入出力アドレス記憶手段
    に記憶された所定の入出力アドレス範囲とを比較し、ア
    クセス対象のアドレスが当該所定の入出力アドレス範囲
    に含まれるとき、特定の信号をインタフェース上に出力
    する比較手段と、 当該インタフェース上の特定の信号を検出したとき、当
    該インタフェース上の下位のアドレスで指定されたデー
    タをアクセスするため、拡張入出力装置側に設けられた
    制御手段とから成ることを特徴とする拡張入出力インタ
    フェース。
JP20391791A 1991-07-18 1991-07-18 拡張入出力インタフエース Pending JPH0528087A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20391791A JPH0528087A (ja) 1991-07-18 1991-07-18 拡張入出力インタフエース

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20391791A JPH0528087A (ja) 1991-07-18 1991-07-18 拡張入出力インタフエース

Publications (1)

Publication Number Publication Date
JPH0528087A true JPH0528087A (ja) 1993-02-05

Family

ID=16481835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20391791A Pending JPH0528087A (ja) 1991-07-18 1991-07-18 拡張入出力インタフエース

Country Status (1)

Country Link
JP (1) JPH0528087A (ja)

Similar Documents

Publication Publication Date Title
JPH11134243A (ja) 記憶装置の制御装置及びデータ処理システムにおける記憶装置の制御方法
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
JPH0724029B2 (ja) エミュレーション装置
JPH0528087A (ja) 拡張入出力インタフエース
JP2000339229A (ja) メモリテスト回路
JPH07191905A (ja) 情報処理装置
JPH0246970B2 (ja) Memorikakuchohoshiki
JPS5842545B2 (ja) メモリ−カ−ドのブロック選択方式
JP2919357B2 (ja) Cpuインタフェース回路
JP3222647B2 (ja) メモリバンク自動切替システム
US5890194A (en) Method for efficient use of DRAM data and parity areas
JPH09223065A (ja) メモリ容量テスト方法およびコンピュータ・システム
JPH1083384A (ja) マイクロコンピュータ
JPH03266154A (ja) 情報処理装置
JPH0765586A (ja) Eepromアクセス方式
JP2622553B2 (ja) マイクロコンピュータ
JPH0784866A (ja) メモリ制御回路
JPH05197612A (ja) データ・アクセス回路
JPS62216059A (ja) 記憶装置チエツク方式
JPH0358217A (ja) 電子ディスクサブシステム
JPH04209046A (ja) メモリアクセス回路
JPH03204049A (ja) メモリ制御装置
JPS59100928A (ja) Ipl制御回路
JPH05151076A (ja) メモリアドレス拡張制御方式
KR20010009941A (ko) 데이터 처리 시스템의 부팅 장치 및 방법