JPH0358241A - デバッグツール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔｝既　　要〕 マイコンソフトのデバッグクールに関し、アドレス一致
検出機能を少数の論理ｉＣで実現可能とすることを目的
とし、 マイクロコンピュータのプログラムで使用される複数の
特定アドレスによって内部メモリから読出される複数の
表示データをそれぞれ保持する複数のラッチと、該複数
の特定アドレスの１つでアクセスされたとき対応するラ
ッチ選択データを出力する外部メモリと、該ラッチ選択
データをデコードして前記複数のラッチの中から前記表
示データを取込むラッチを選択するデコーダと、前記マ
イクロコンピュータに対し該特定アドレスを指示するア
ドレス指定スイッチとを備えるよう構戒する。

（産業上の利用分野］ 本発明はマイコンソフトのデバ・ングツールに関する。

マイクロコンピュータのプログラム（簡略的にマイコン
ソフトと呼ぶ）が正常に作動するか否かは、該プログラ
ムを実行した時、いくつかの特定アドレスを実際に通過
するか否かで判定できる。

デバッグッールはこの判定を可視的に可能にするもので
ある。

〔従来の技術］ 第３図は従来のデバッグッールの一例を示している。図
中、ｌはマイクロコンピュータ（以下、マイコンと略称
する）、２はアドレスの一致検出回路、３は特定アドレ
スの指定スイッチ、４は表示データのラッチ回路である
。

このデバッグツールでは、マイコンｌが命令を実行中に
スイッチ３で指定されている特定アドレスをセレクトす
ると、該アドレスが一致検出回路２へも人力しているの
で一致信号が生ずる。この一致信号はラッチ回路４のラ
ッチ信号として用いられ、このときマイコンｌが出力し
ている該特定アドレスの表示データをラッチする。従っ
て、このラッチ４の内容を表示すれば、スイッチ３で指
定した特定アドレスを正しく通過したか否かを可視的に
判別できる。

〔発明が解決しようとする課題〕

しかしながら、第３図の構戊ではｌアドレス当り数個の
論理ｉＣを必要とするので、チェックする特定アドレス
を複数ポイント設定する場合には数１０個の論理ｉＣが
必要となる。

本発明は外付けのＲＡＭ　（ランダムアクセスメモリ）
に一致検出機能を持たせることで、必要なｉＣの数を減
少させようとするものである。

（課題を解決するための手段） 本発明は、マイクロコンピュータのプログラムで使用さ
れる複数の特定アドレスによって内部メモリから読出さ
れる複数の表示データをそれぞれ保持する複数のラッチ
と、該複数の特定ア］・レスの１つでアクセスされたと
き対応するラッチ選択データを出力する外部メモリと、
該ラッチ選択データをデコードして前記複数のラッチの
中から前記表示データを取込むラッチを選択するデコー
ダと、前記マイクロコンピュータに対し該特定アトレス
を指示するアドレス指定スイッチとを備えることを特徴
とする。

〔作用］ 外部メモリ、つまり外付けのＲＡＭには予め特定アドレ
スでアクセスされる領域に所定のラッチ選択データを書
込んでおき、ここを実際のプログラム実行中に該特定ア
ドレスでアクセスすれば対応するラッチ選択データが読
出されるので一致（正常）とする。そうでない場合、つ
まり特定アドレス以外のアドレスで如何にアクセスして
も有効なラッチ選択データは読出されないので、この場
合は不一敗（異常）となる。

一致した場合にはその特定アドレスで同時にマイコン内
部ＲＡＭもアクセスされ、そこから表示データが読出さ
れるので、これを選択したラッチに取込む。

同様のことを各特定アドレスについて行ない、全てのラ
ッチの内容を表示すれば、プログラムが正常であれば全
ての特定アドレスに対応した表示データが表示される。

これに対し、異常のときは一部の特定アドレスを通過し
ないのでその表示データが欠けた表示となり、このこと
からプログラムの正異常を可視的に判別できる。

このようなデバッグツールで使用する外付けのＲＡＭは
例えば８ビットでも２５６通りの一致・検出ができるの
で、使用ｉＣ数は従来よりはるかに少なくて済む。

〔実施例］ 第１図は本発明の一実施例を示す構戊図で、１はマイコ
ン、ｌ１はその内部ＲＡＭ、３はアドレス指定スイッチ
、４　１＋　４　Ｚ＋・・・・・・は複数のラッチ回路
、５は外付けのデュアルボー｝　（ＤＰ）ＲＡＭ、６は
デコーダである。

ＤＰＲＡＭ　５は物理的に分離されたライト用のボート
■とリ一ド用のボート■を有し、ポート■でアクセスす
ると外部データ（この場合はラッチ選択データ）を書込
むことができ、ボート■でアクセスすると内部データを
読出すことができる。

マイコン１はＤＰＲＡＭ　５にラッチ選択データを書込
む特別の書込みプログラムを有し、アドレス指定スイッ
チ３で指示される特定アドレスに固有のラッチ選択デー
タを書込む。このラッチ選択データは、例えばアドレス
指定スイッチ３が複数あり、それぞれで指定される特定
アドレスをＡ　１　，　Ａ　２　，　Ａ　２　，？・・
・・・とじたとき、ラッチ４　１＋　４　２１・・・・
・・を順番に使用するものとしてそのラッチ番号＃１，
＃２，・・・・・・を表わすデータである。デコーダ６
はＤＰＲＡＭ　５から読出されたラッチ選択データをデ
コードしてラッチ番号＃１，＃２，・・・・・・に変換
し、ラッチ４４■，・・・・・・の１つを選択する。

マイコン１は上述した書込みプログラムを実行した後、
デバ・ングの対象となるプログラムを実行する。このプ
ログラムを実行しながらマイコン１から出力される全て
のアドレスは、ＤＰＲＡＭ　５のリードアドレスとして
ボート■に入力する（ボート■は使用されない）。この
結果ＤＰＲＡＭ　５からは順次リードデータが出力され
るが、デコーダ６でデコードされたときラッチ４　ｌ＋
　４　２１・・・・・・の１つを選択できるのは上述し
た書込みプログラムでラッチ選択データを書込んだ特定
アドレスだけである。

このことを確実にするために、ＤＰＲＡＭ　５の全アド
レスには予めどのラッチも選択できない不一致データを
書込んでおき、その後特定アドレスについてのみラッチ
を選択できる一致データを書込むよ？にすると良い。

デバッグ対象のプログラムを実行する場合、マイコン１
は他のプログラムと同様に内部ＲＡＭＩ１をアクセスす
る。そのアドレスはＤＰＲＡＭ　５をアクセスするリー
ドアトレスと同じものであるから、例えば＃エラッチ４
，を選択する特定アドレスＡ．で内部ＲＡＭＩｌから読
出された表示データＤ，は＃１ラッチ４１に取込まれ、
また＃２ラッチ４■を選択する特定アドレスＡ２で内部
ＲＡＭＩＩから読出された表示データＤ２は＃２ラソチ
４。に取込まれる。

第２図はこの説明図で、ＤＰＲＡＭ中の＃ｌデータ、＃
２データはそれぞれ＃ｌラソチ４．　、＃２ラッチ４．
を選択するためのラッチ選択データである。

内部ＲＡＭの同しアドレスＡ，，Ａ，には＃１ラッチ４
、＃２ラッチ４■で表示される表示データＤＤ２が格納
されている。尚、この表示デークＤＤ２は表示用に特に
設定されたものではなく、動作中に書替えられる一般的
なデータである。

第１図の構成において内部ＲＡＭＩＩはマイコ？ｌに内
蔵のものであるから外付けの論理ｉＣはラッチ４、４■
，・・・・・・、デコーダ６、ＤＰＲＡＭ　５だけであ
る。ここでデコーダ６を８ビットとすると、ＤＰＲＡＭ
　５は８ビット２５６アドレス分のラッチ選択データを
格納できる。このアドレス一致検出機能は、第３図で一
致検出回路２を構成する数１０個の論理ｉＣに相当する
。

ＤＰＲＡＭ　５はアドレスバスをマイコン内部ＲＡＭ１
ｌと共用しても、リードデータが物理的に分離されたデ
ータパスに出力される点に着目して使用したが、通常の
ＲＡＭを使用してもデータハスを分離すれば同様のこと
が可能である。また、ラッチ選択データは別のマイコン
を用いて書込むこともできる。

〔発明の効果〕

以上述べたように本発明によれば、マイコンソフトのデ
バッグを少ない数の論理ｉＣで実現できる利点がある。

【図面の簡単な説明】

第ｌ図は本発明の一実施例を示す構戒図、第２図は本発
明で使用するメモリの説明図、第３図は従来のデバッグ
クールの構戒図である。 図中、１はマイクロコンピュータ、ｌ’ｌは内部ＲＡＭ
，３はアドレス指定スイッチ、４はラッチ、５は外部Ｒ
ＡＭ，６はデコーダである。 出　願　人　富士通テン株式会社

Claims (1)

1. 【特許請求の範囲】 １、マイクロコンピュータのプログラムで使用される複
   数の特定アドレスによって内部メモリから読出される複
   数の表示データをそれぞれ保持する複数のラッチ（４）
   と、 該複数の特定アドレスの１つでアクセスされたとき対応
   するラッチ選択データを出力する外部メモリ（５）と、 該ラッチ選択データをデコードして前記複数のラッチの
   中から前記表示データを取込むラッチを選択するデコー
   ダ（６）と、 前記マイクロコンピュータに対し該特定アドレスを指示
   するアドレス指定スイッチ（３）とを備えることを特徴
   とするデバッグツール。