JPH08328902A - ソフトウェア開発支援装置 - Google Patents

Abstract

(57)【要約】 【目的】 プログラム空間とデータ空間とが独立してい
るメモリ空間に設定されているラベルの指定のみでラベ
ルをブレークポイントとして指定可能にする。 【構成】 プログラム空間と、データ空間とが独立した
論理空間に割り当てられており、それらが連続する複数
の論理アドレスの範囲に分割してそれぞれを特定するラ
ベルが設定されたメモリ空間を有するターゲットプロセ
ッサ５に接続され、ターゲットプロセッサ５が実行すべ
き命令のアドレスまたはアクセスすべきデータのアドレ
スを入力するキーボード３と、入力されたアドレスを保
持するブレークアドレスレジスタ220, 221と、これらが
保持するアドレスとターゲットプロセッサ５が実行する
命令のアドレスまたは命令の実行に際してアクセスされ
るデータのアドレスとを比較する比較器230, 231と、い
ずれかの比較結果が一致した場合にターゲットプロセッ
サ５の動作を停止させるデバッグコントローラ21とを備
える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はソフトウェア開発支援装
置に関し、特にその対象となるシステムのプログラム空
間とデータ空間とが独立しており、且つ双方にラベルが
設定されている場合に好適なソフトウェア開発支援装置
に関する。

【０００２】

【従来の技術】コンピュータのプログラムはいわゆるホ
ストコンピュータ上で開発されるが、そのプログラムを
実際に走行させるプロセッサ（ターゲットプロセッサ）
は、本来的にはホストコンピュータとは独立した別個の
コンピュータである。しかし、コンピュータのプログラ
ムを効率よく開発するには、ターゲットプロセッサをホ
ストコンピュータの制御下に置き、ターゲットプロセッ
サ上のプログラムを所定のアドレスでブレークし、その
時点のレジスタ，メモリ等の内容を観測してプログラム
ミス（バグ）を見つける、即ちデバッグを行なう必要が
ある。換言すれば、ターゲットプロセッサの状態を観測
し、その結果を判定し、制御する専用のハードウェア
(デバッガ) が必要になる。そのようなハードウェアが
インサーキットエミュレータ(ICE:In Circuit Emulate
r) と称されるソフトウェア開発支援装置である。

【０００３】図４は従来のソフトウェア開発支援装置と
してのインサーキットエミュレータの構成例を示すブロ
ック図を、図５はそのようなインサーキットエミュレー
タを組み込んだホストコンピュータとターゲットプロセ
ッサとの一般的な接続状態を示す模式図である。

【０００４】図５において、参照符号１はホストコンピ
ュータを示しており、従来のインサーキットエミュレー
タ（以下、 ICEという）２を内装している。参照符号３
はホストコンピュータ１のキーボードであり、ホストコ
ンピュータ１自体に、またホストコンピュータ１を介し
て ICE２に種々の指示を与えるために使用される。

【０００５】参照符号４はターゲットシステムを示して
おり、その CPU５がターゲットプロセッサである。な
お、以下の説明では、ターゲットシステム４のプロセッ
サ５をターゲットプロセッサと言う。

【０００６】従来の ICE２の内部構成を示す図４におい
て、参照符号PAB はプログラムアドレスバスを、DAB は
データアドレスバスをそれぞれ示しており、これらは図
示しないインタフェイスを介してターゲットプロセッサ
５のプログラムバス，データバスとそれぞれ接続されて
いる。

【０００７】参照符号21はデバッグコントローラを示し
ており、 ICE２全体の制御を司ると共にターゲットプロ
セッサ５の制御をも司る。参照符号22はブレークアドレ
スレジスタを示しており、デバッグコントローラ21から
ブレークポイントを特定するアドレス、即ちブレークア
ドレスが与えられてこれを保持する。

【０００８】参照符号23は比較器を示しており、上述の
ブレークアドレスレジスタ22が保持するブレークアドレ
スと、前述のプログラムアドレスバスPAB 上のプログラ
ムアドレスと、データアドレスバスDAB 上のデータアド
レスとが与えられる。比較器23は、ブレークアドレスレ
ジスタ22から与えられるブレークアドレスとプログラム
アドレスバスPAB から与えられるプログラムアドレスと
が一致した場合、またはブレークアドレスレジスタ22か
ら与えられるブレークアドレスとデータアドレスバスDA
B から与えられるデータアドレスとが一致した場合のい
ずれかに所定の一致信号Ｓを出力する。

【０００９】参照符号24はブレークカウンタを示してお
り、上述の一致信号Ｓが比較器23から出力される回数を
計数する。このブレークカウンタ24の計数回数はデバッ
グコントローラ21により設定可能であり、ブレークカウ
ンタ24の計数値がデバッグコントローラ21により設定さ
れている値に達すると、所定の信号 (ブレーク信号Ｂ）
をデバッグコントローラ21へ出力する。

【００１０】参照符号25はPCコントローラを示してお
り、デバッグコントローラ21から所定信号 (制御信号
Ｃ）が与えられた場合に、ターゲットプロセッサ５のP
C、即ちプログラムカウンタを制御してターゲットプロ
セッサ５の起動，停止を含む種々の制御を行なう。

【００１１】従って、デバッグコントローラ21は、たと
えばオペレータがホストコンピュータ１のキーボード３
を操作してあるプログラムアドレスまたはデータアドレ
スを入力するとそれをブレークアドレスレジスタ22に保
持させ、その後にPCコントローラ25を制御してターゲッ
トプロセッサ５を起動させる。ターゲットプロセッサ５
は、起動した後は自身のPCに設定されるプログラムアド
レス値、即ちPC値をターゲットシステム４内部のプログ
ラムアドレスバスへ出力し、それに従って (通常は一命
令実行の都度”１”インクリメントされる）、プログラ
ムの各命令を実行し、その実行に必要なデータのデータ
アドレスあるいは実行結果を格納するデータアドレスを
ターゲットシステム４内部のデータアドレスバスへ出力
する。

【００１２】これらのターゲットシステム４内部のプロ
グラムアドレスバス及びデータアドレスバスへ出力され
るプログラムアドレス, データアドレスは図示されてい
ないインタフェイスを介して ICE２のプログラムアドレ
スバスPAB,データアドレスバスDAB にも与えられるの
で、それらは比較器23に入力される。

【００１３】比較器23では、プログラムアドレスバスPA
B,データアドレスバスDAB 上のアドレスと先にデバッグ
コントローラ21からブレークアドレスレジスタ22に与え
られて保持されているブレークアドレスとを常時比較し
ており、一致した場合には一致信号Ｓをブレークカウン
タ24へ出力する。

【００１４】一方、ブレークカウンタ24には予めデバッ
グコントローラ21により設定値が設定されているので、
比較器23からの一致信号Ｓの出力回数が設定値に達する
と、ブレーク信号Ｂがデバッグコントローラ21へ出力さ
れる。これに応じてデバッグコントローラ21は制御信号
ＣをPCコントローラ25へ出力し、PCコントローラ25はタ
ーゲットシステム４のターゲットプロセッサ５のPCを停
止させる。PCが停止することにより、ターゲットプロセ
ッサ５はプログラムの実行を停止する。

【００１５】このようにしてターゲットプロセッサ５が
プログラムの実行を停止した時点で、ターゲットシステ
ム４内のレジスタ, メモリの内容がホストコンピュータ
１に読み出され、その表示画面に表示されるので、オペ
レータはその状態を目視で、あるいは適宜の記憶手段に
記憶させた上でターゲットプロセッサ５のプログラムが
設計通り機能しているか否かを調べる。

【００１６】ところで、コンピュータ（プロセッサ）の
メモリ空間には、プログラム用の空間（個々のアドレス
でプログラムを構成する個々の命令が指定される）と、
データ用の空間（個々のアドレスで個々のデータが指定
される）とが独立した別個の空間として割り付けられて
いる場合とがある。この場合には、メモリ固有の物理ア
ドレスは一意に割り付けられているため、プログラム空
間のアドレスとデータ空間のアドレスとを区別して物理
アドレスに変換する必要がある。

【００１７】更に、プログラム空間，データ空間をそれ
ぞれある程度のアドレス範囲（プログラム空間であれば
たとえば一区切りの処理，サブルーチン等、データ空間
であればたとえばデータとして組み込むテーブル単位
等）で分割してそれぞれのデータ範囲にラベルを付与す
る手法がある。このようなメモリ空間を有するプロセッ
サのためのインサーキットエミュレータでは、ブレーク
ポイントをラベルで指定する際にはオペレータがその都
度、指定するラベルのアドレスとそれがプログラム空間
であるか、データ空間であるかを指定する必要が生じ、
操作が非常に煩雑になる。

【００１８】

【発明が解決しようとする課題】本発明はこのような事
情に鑑みてなされたものであり、プログラム空間とデー
タ空間とが独立しているメモリ空間にラベルが設定され
ている場合に、ラベルの指定のみでラベルをブレークポ
イントとして指定可能なソフトウェア開発支援装置の提
供を目的とする。

【００１９】また、データアドレスをブレークポイント
として指定する場合に、そのアドレスからのデータの読
み出し、あるいはそのアドレスへの書き込みの別を指定
可能なソフトウェア開発支援装置の提供を目的とする。

【００２０】

【課題を解決するための手段】本発明に係るソフトウェ
ア開発支援装置は、実行すべきプログラムの各命令が配
置される論理アドレスにて構成されるプログラム空間
と、プログラムの実行に際して使用されるデータ，実行
結果のデータが配置される論理アドレスにて構成される
データ空間とが独立した論理空間に割り当てられてお
り、プログラム空間及びデータ空間が連続する複数の論
理アドレスの範囲に分割してそれぞれを特定するラベル
が設定されたメモリ空間を有するプロセッサに接続さ
れ、プロセッサが実行すべき命令のアドレスまたはアク
セスすべきデータのアドレスを入力する入力手段と、入
力手段により入力されたアドレスを保持するアドレス保
持手段と、プロセッサが実行する命令のアドレスまたは
命令の実行に際してアクセスされるデータのアドレス
と、アドレス保持手段が保持するアドレスとを比較する
比較手段と、比較手段による比較結果が一致した場合に
プロセッサの動作を停止させる制御手段とを備え、更に
各ラベルを表す情報と、各ラベルがプログラム空間また
はデータ空間のいずれに設定されているかを示す情報
と、各ラベルが特定する論理アドレスの範囲が割り付け
られている物理アドレスの範囲とを対応付けたテーブル
を有している。

【００２１】また本発明に係るソフトウェア開発支援装
置は、入力手段により入力されたデータの書き込み，読
み出しの別を入力する書き込み／読み出し入力手段と、
書き込み／読み出し入力手段により入力されたデータの
書き込み，読み出しの別を表す信号を保持する書き込み
／読み出し信号保持手段と、書き込み／読み出し信号保
持手段に保持されている信号と、データのアクセスに伴
う書き込み信号及び読み出し信号を比較し、一致する場
合にのみ、比較手段にデータのアドレスを与える手段と
を備えたことを特徴とする。

【００２２】

【作用】本発明に係るソフトウェア開発支援装置では、
入力手段によりいずれかのラベルが入力された場合に、
制御信号がテーブルを参照して指定されたラベルに対応
する物理アドレスをアドレス保持手段に保持させる。

【００２３】また本発明に係るソフトウェア開発支援装
置では、入力手段により入力されたデータの書き込み，
読み出しの別が入力され、入力されたデータの書き込
み，読み出しの別を表す信号が書き込み／読み出し信号
保持手段により保持され、書き込み／読み出し信号保持
手段に保持されている信号と、データのアクセスに伴う
書き込み信号及び読み出し信号とが比較され、一致する
場合にのみ、比較手段にデータのアドレスが与えられて
比較が行なわれる。

【００２４】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係るソフトウェア開発支
援装置の一実施例としてのインサーキットエミュレータ
の内部構成を示すブロック図である。

【００２５】なお、図１にその内部構成が示されている
本発明のソフトウェア開発支援装置としてのインサーキ
ットエミュレータは、前述の図５に示されているよう
に、従来のインサーキットエミュレータと全く同様にホ
ストコンピュータ１に内装され、ターゲットシステム４
と接続されている。また、ターゲットシステム４にはタ
ーゲットプロセッサ５が内蔵されており、ホストコンピ
ュータ１にはキーボード３が接続されている。

【００２６】なお、キーボード３は ターゲットプロセ
ッサ５が実行すべき命令のアドレスまたはアクセスすべ
きデータのアドレスをブレークアドレスとして入力する
ための入力手段として機能する。また、キーボード３
は、データアドレスがブレークアドレスとして指定され
る場合にそのメモリへの書き込みまたはメモリからの読
み出しの別の指定を入力する入力手段としても機能す
る。

【００２７】図１において、参照符号PAB はプログラム
アドレスバスを、DAB はデータアドレスバスをそれぞれ
示しており、これらは図示しないインタフェイスを介し
てターゲットプロセッサ５のプログラムバス，データバ
スとそれぞれ接続されている。

【００２８】また、参照符号DWE はデータメモリライト
イネーブル信号線を、DRE はデータメモリリードイネー
ブル信号線をそれぞれ示している。これらは、図示しな
いインタフェイスを介してターゲットプロセッサ５のデ
ータメモリライトイネーブル信号線, データメモリリー
ドイネーブル信号線とそれぞれ接続されている。

【００２９】参照符号21は制御手段として機能するデバ
ッグコントローラを示しており、本発明の ICE全体の制
御を司る。参照符号220, 221はいずれもブレークアドレ
スレジスタを示しており、デバッグコントローラ21から
ブレークポイントを特定するアドレス、即ちブレークア
ドレスが与えられてこれを保持する。即ち、ブレークア
ドレスレジスタ220, 221はブレークアドレスを保持する
保持手段として機能する。

【００３０】参照符号30, 31はいずれもW/R(書き込み／
読み出し) 検出回路を示している。W/R検出回路30, 31
には共に、デバッグコントローラ21からの書き込み／読
み出しの別を示す信号（以下、 W/R信号という),データ
メモリリードイネーブル信号線DRE,データメモリライト
イネーブル信号線DWE 及びデータアドレスバスDAB から
のアドレス信号が与えられている。

【００３１】図２は W/R検出回路30(31)の構成例を示す
論理回路図である。なお、ここではデータメモリライト
イネーブル信号, データメモリリードイネーブル信号共
にハイアクティブであるとする。

【００３２】図２において、参照符号300 は W/Rレジス
タであり、データの読み出し時のブレークが指定されて
いる場合に”１”が、書き込み時のブレークが指定され
ている場合に”０”がそれぞれデバッグコントローラ21
から書込まれる。即ち、 W/Rレジスタ300 は W/R信号の
保持手段として機能する。

【００３３】参照符号310 は一方の入力が負論理の AND
ゲートを、321 は両入力が正論理のANDゲートをそれぞ
れ示している。 ANDゲート310 の負論理の入力には W/R
レジスタ300 の出力信号が、正論理の入力にはデータメ
モリライトイネーブル信号線DWE がそれぞれ入力されて
いる。従って、 W/Rレジスタ300 にデータの書き込み時
のブレークを指定する信号”０”が保持されている場合
にデータメモリライトイネーブル信号線DWE が”１”
（アクティブ）になれば、 ANDゲート310 の出力信号
は”１”になる。一方、 ANDゲート311 の両入力には W
/Rレジスタ300 の出力信号及びデータメモリリードイネ
ーブル信号線DRE がそれぞれ入力されている。従って、
W/Rレジスタ300 にデータの読み出し時のブレークを指
定する信号”１”が保持されている場合にデータメモリ
リードイネーブル信号線DRE が”１”(アクティブ) に
なれば、 ANDゲート311 の出力信号は”１”になる。

【００３４】両 ANDゲート310, 311の出力信号はORゲー
ト320 に入力されており、ORゲート320 の出力信号は２
入力の ANDゲート330 に入力されている。 ANDゲート33
0 の他方の入力はデータアドレスバスDAB からのアドレ
ス信号である。従って、W/Rレジスタ300 にデータの書
き込み時のブレークを指定する信号”０”が保持されて
いる場合は、データの書き込み時にのみデータアドレス
が ANDゲート330 から比較手段として機能する比較器23
0(231)へ出力され、 W/Rレジスタ300 にデータの読み出
し時のブレークを指定する信号”１”が保持されている
場合は、データの読み出し時にのみデータアドレスが A
NDゲート330 から比較器230(231)へ出力される。

【００３５】以上から明らかなように、 ANDゲート310,
311は W/Rレジスタ300 に保持されている W/R信号と、
データのアクセスに伴う書き込み信号及び読み出し信
号、即ちデータメモリライトイネーブル信号線DWE 及び
データメモリリードイネーブル信号線DRE を比較し、一
致する場合にのみ、比較器230(231)にデータアドレスを
与える手段として機能する。

【００３６】図１に戻って説明を続けると、比較器230
には、前述のブレークアドレスレジスタ220 が保持する
ブレークアドレスと、上述の W/R検出回路30から出力さ
れるアドレス信号と、プログラムアドレスバスPB上のプ
ログラムアドレスとが与えられる。比較器231 には、前
述のブレークアドレスレジスタ221 が保持するブレーク
アドレスと、上述の W/R検出回路31から出力されるアド
レス信号と、プログラムアドレスバスPB上のプログラム
アドレスとが与えられる。

【００３７】比較器230 は、ブレークアドレスレジスタ
220 から与えられるブレークアドレスとプログラムアド
レスバスPAB から与えられるプログラムアドレスとが一
致した場合、またはブレークアドレスレジスタ220 から
与えられるブレークアドレスと W/R検出回路30を経由し
てデータアドレスバスDAB から与えられるデータアドレ
スとが一致した場合のいずれかに所定の一致信号S0を出
力する。比較器231 は、ブレークアドレスレジスタ221
から与えられるブレークアドレスとプログラムアドレス
バスPAB から与えられるプログラムアドレスとが一致し
た場合、またはブレークアドレスレジスタ221 から与え
られるブレークアドレスと W/R検出回路31を経由してデ
ータアドレスバスDAB から与えられるデータアドレスと
が一致した場合のいずれかに所定の一致信号S1を出力す
る。

【００３８】参照符号240, 241はいずれもブレークカウ
ンタを示している。ブレークカウンタ240 は、上述の一
致信号S0が比較器23から出力される回数を計数する。ブ
レークカウンタ241 は、上述の一致信号S1が比較器231
から出力される回数を計数する。これらのブレークカウ
ンタ240, 241の計数回数はデバッグコントローラ21によ
り設定可能であり、ブレークカウンタ240, 241の計数値
がデバッグコントローラ21により設定されている値に達
すると、それぞれ所定の信号 (ブレーク信号B0, B1）を
デバッグコントローラ21へ出力する。

【００３９】参照符号25はPCコントローラを示してお
り、デバッグコントローラ21から所定信号 (制御信号
Ｃ）が与えられた場合に、ターゲットプロセッサ５のP
C、即ちプログラムカウンタを制御してターゲットプロ
セッサ５の起動，停止を含む種々の制御を行なう。

【００４０】参照符号26は本発明を特徴付けるラベルテ
ーブルを示している。以下、このラベルテーブル26につ
いて説明する。

【００４１】図３は本発明のソフトウェア開発支援装置
としてのインサーキットエミュレータがエミュレーショ
ンの対象とするターゲットプロセッサ５のプログラム空
間PS及びデータ空間DS及びそれらから作成されるラベル
テーブル26の内容を示す模式図である。

【００４２】たとえば、ターゲットプロセッサ５のプロ
グラム空間PSが連続する複数のアドレスの範囲に分割さ
れていてそれぞれの範囲でプログラムルーチンA, B, C
…が構成されているとする。そして、それぞれのプログ
ラムルーチンA, B, C …にはそれぞれラベルPA, PB, PC
…が設定されているとする。

【００４３】またたとえば、ターゲットプロセッサ５の
データ空間DSが連続する複数のアドレスの範囲に分割さ
れていてそれぞれの範囲でデータテーブルA, B, C …が
構成されているとする。そして、それぞれのデータテー
ブルA, B, C …にはそれぞれラベルDA, DB, DC…が設定
されているとする。

【００４４】このようにそれぞれラベルPA, PB, PC…が
設定されたプログラムルーチンA, B, C …がプログラム
空間PS上に割り付けられ、それぞれラベルDA, DB, DC…
が設定されたデータテーブルA, B, C …がデータ空間DS
上に割り付けられた状態で作成されたプログラムをコン
パイルまたはアセンブルすることにより、参照符号26に
て示されているような各ラベルを表す情報 (コード)
と、各ラベルがプログラム空間またはデータ空間のいず
れに設定されているかを示す情報 (フラグ) と、各ラベ
ルが特定する論理アドレスの範囲 (この例では各ラベル
のアドレス範囲を一例として一定とする。従って、先頭
アドレスのみ) が割り付けられている物理アドレスの範
囲との対応関係が得られるので、ラベルテーブル26に予
めホストコンピュータ１により格納される。

【００４５】上述のような本発明のソフトウェア開発支
援装置としてのインサーキットエミュレータの動作につ
いて以下に説明する。

【００４６】いまたとえば、オペレータがホストコンピ
ュータ１のキーボード３を操作してプログラムルーチン
ＢのラベルPBと、データテーブルＢのラベルDB及びその
書き込み／読み出しの別、たとえば読み出しを入力した
とする。この場合、デバッグコントローラ21はラベルテ
ーブル26を参照してラベルPBに対応するアドレス”100
”を読み出してブレークアドレスとしてブレークアド
レスレジスタ220 に保持させると共に、ラベルテーブル
26を参照してラベルDBに対応するアドレス”1200”を読
み出してブレークアドレスとしてブレークアドレスレジ
スタ221 に保持させる。更に、デバッグコントローラ21
はデータアドレス及び W/R信号”１”を W/R検出回路3
0, 31の W/Rレジスタ300 に保持させ、その後にPCコン
トローラ25を制御してターゲットプロセッサ５を起動さ
せる。

【００４７】ターゲットプロセッサ５は、起動した後は
自身のPCに設定されるプログラムアドレス値、即ちPC値
をターゲットシステム４内部のプログラムアドレスバス
へ出力し、それに従って (通常は一命令実行の都度”
１”インクリメントされる）、プログラムの各命令を実
行し、その実行に必要なデータのアドレスあるいは実行
結果を格納するアドレスをターゲットシステム４内部の
データアドレスバスへ出力する。

【００４８】これらのターゲットシステム４内部のプロ
グラムアドレスバス及びデータアドレスバスへ出力され
るプログラムアドレス, データアドレスは図示されてい
ないインタフェイスを介して本発明の ICE２のプログラ
ムアドレスバスPAB,データアドレスバスDAB にも与えら
れ、プログラムアドレスは直接、データアドレスは W/R
検出回路30, 31を経由して比較器230, 231にそれぞれ入
力される。また、ターゲットプロセッサ５がデータアク
セスを行なう際にはそのデータのアドレスと共に書き込
み／読み出しの別を指示するためにデータメモリライト
イネーブル信号線DWE またはデータメモリリードイネー
ブル信号線DRE のいずれかをアクティブ(”１”) にす
るので、それらは W/R検出回路30, 31に入力される。

【００４９】比較器230 では、先にデバッグコントロー
ラ21からブレークアドレスレジスタ220 に与えられて保
持されているブレークアドレス”０”とプログラムアド
レスバスPAB とを、また W/R検出回路30を経由して与え
られるデータアドレスバスDAB 上のデータアドレスとを
常時比較しており、一致した場合には一致信号S0をブレ
ークカウンタ240 へ出力する。但し、データアドレスバ
スDAB からは、この場合は W/R検出回路30の W/Rレジス
タ300 には”１”が保持されているので、データの書き
込みに際して出力されるデータアドレスのみが比較器23
0 に与えられる。

【００５０】比較器231 では、先にデバッグコントロー
ラ21からブレークアドレスレジスタ221 に与えられて保
持されているブレークアドレス”1200”とプログラムア
ドレスバスPAB とを、また W/R検出回路31を経由して与
えられるデータアドレスバスDAB 上のアドレスとを常時
比較しており、一致した場合には一致信号S1をブレーク
カウンタ241 へ出力する。但し、データアドレスバスDA
B からは、この場合はW/R検出回路31の W/Rレジスタ300
には”１”が保持されているので、データの書き込み
に際して出力されるデータアドレスのみが比較器231 に
与えられる。

【００５１】一方、ブレークカウンタ240, 241には予め
デバッグコントローラ21により設定値がそれぞれ設定さ
れている。このため、比較器230 からの一致信号S0, S1
の出力回数が設定値に達すると、ブレーク信号B0, B1が
デバッグコントローラ21へそれぞれ出力される。これら
のブレーク信号B0, B1のいずれかが先に出力された時点
でデバッグコントローラ21は制御信号ＣをPCコントロー
ラ25へ出力し、PCコントローラ25はターゲットシステム
４のターゲットプロセッサ５のPCを停止させる。PCが停
止することにより、ターゲットプロセッサ５はプログラ
ムの実行を停止する。

【００５２】いまたとえば、両ブレークカウンタ240, 2
41には共に”１”がデバッグコントローラ21により設定
されているとすると、ターゲットプロセッサ５によるプ
ログラムの処理がラベルPBが設定されているプログラム
ルーチンＢにまで進むと、プログラムアドレスバスPAB
へはアドレス”100 ”が出力されるので、比較器230に
よる比較結果が一致してターゲットプロセッサ５の動作
が停止される。あるいは、ターゲットプロセッサ５によ
るプログラムの処理中にラベルDBが設定されているデー
タテーブルＢに対する書き込み処理が行なわれようとす
ると、データアドレスバスDAB へはアドレス”1200”が
出力されるので、これが W/R検出回路31を経由して比較
器231 に与えられ、比較器231 による比較結果が一致し
てターゲットプロセッサ５の動作が停止される。

【００５３】このようにしてターゲットプロセッサ５が
プログラムの実行を停止した時点で、ターゲットシステ
ム４内のレジスタ, メモリの内容がホストコンピュータ
１に読み出され、その表示画面に表示されるので、オペ
レータはその状態を目視で、あるいは適宜の記憶手段に
記憶させた上でターゲットプロセッサ５のプログラムが
設計通り機能しているか否かを調べる。

【００５４】

【発明の効果】以上に詳述したように本発明に係るソフ
トウェア開発支援装置によれば、プログラム空間とデー
タ空間とが独立しているメモリ空間にラベルが設定され
ている場合に、ラベルの指定のみでラベルが示すプログ
ラム空間またはデータ空間上のアドレスをブレークポイ
ントとして指定可能になる。

【００５５】また、データアドレスをブレークポイント
として指定する場合に、そのアドレスからのデータの読
み出し、あるいはそのアドレスへの書き込みの別を指定
可能になる。

【図面の簡単な説明】

【図１】本発明に係るソフトウェア開発支援装置の一実
施例としてのインサーキットエミュレータの内部構成を
示すブロック図である。

【図２】本発明に係るソフトウェア開発支援装置として
のインサーキットエミュレータのデータの書き込み／読
み出しの別を検出する W/R検出回路の構成例を示す論理
回路図である。

【図３】本発明のソフトウェア開発支援装置としてのイ
ンサーキットエミュレータがエミュレーションの対象と
するターゲットプロセッサのプログラム空間及びデータ
空間及びそれらから作成されるラベルテーブルの内容を
示す模式図である。

【図４】従来のインサーキットエミュレータの構成例を
示すブロック図である。

【図５】インサーキットエミュレータを組み込んだホス
トコンピュータとターゲットプロセッサとの一般的な接
続状態を示す模式図である。

【符号の説明】

１ ホストコンピュータ ２ ICE ３ キーボード ４ ターゲットシステム ５ ターゲットプロセッサ 21 デバッグコントローラ 25 PCコントローラ 26 ラベルテーブル 30 W/R検出回路 31 W/R検出回路 220 ブレークアドレスレジスタ 221 ブレークアドレスレジスタ 230 比較器 231 比較器 PAB プログラムアドレスバス DAB データアドレスバス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 実行すべきプログラムの各命令が配置さ
   れる論理アドレスにて構成されるプログラム空間と、前
   記プログラムの実行に際して使用されるデータ，実行結
   果のデータが配置される論理アドレスにて構成されるデ
   ータ空間とが独立した論理空間に割り当てられており、
   前記プログラム空間及びデータ空間が連続する複数の論
   理アドレスの範囲に分割してそれぞれを特定するラベル
   が設定されたメモリ空間を有するプロセッサに接続さ
   れ、 前記プロセッサが実行すべき命令のアドレスまたはアク
   セスすべきデータのアドレスを入力する入力手段と、 前記入力手段により入力されたアドレスを保持するアド
   レス保持手段と、 前記プロセッサが実行する命令のアドレスまたは命令の
   実行に際してアクセスされるデータのアドレスと、前記
   アドレス保持手段が保持するアドレスとを比較する比較
   手段と、 前記比較手段による比較結果が一致した場合に前記プロ
   セッサの動作を停止させる制御手段とを備えたソフトウ
   ェア開発支援装置において、 各ラベルを表す情報と、各ラベルがプログラム空間また
   はデータ空間のいずれに設定されているかを示す情報
   と、各ラベルが特定する論理アドレスの範囲が割り付け
   られている物理アドレスの範囲とを対応付けたテーブル
   を有し、 前記制御手段は、前記入力手段によりいずれかのラベル
   が入力された場合に、前記テーブルを参照して指定され
   たラベルに対応する物理アドレスを前記アドレス保持手
   段に保持させるべくなしてあることを特徴とするソフト
   ウェア開発支援装置。
2. 【請求項２】 前記入力手段により入力されたデータの
   書き込み，読み出しの別を入力する書き込み／読み出し
   入力手段と、 前記書き込み／読み出し入力手段により入力されたデー
   タの書き込み，読み出しの別を表す信号を保持する書き
   込み／読み出し信号保持手段と、 前記書き込み／読み出し信号保持手段に保持されている
   信号と、データのアクセスに伴う書き込み信号及び読み
   出し信号を比較し、一致する場合にのみ、前記比較手段
   にデータのアドレスを与える手段とを備えたことを特徴
   とする請求項１に記載のソフトウェア開発支援装置。