JPH0358536A - 受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号伝送の受信装置に利用する。

特に、デジタル信号伝送の受信装置の回線品質を監視す
るパリテイビットの伝送に関するものである。

〔概要〕

本発明は受信装置において、 通信路を介して伝送される情報ビットに対し誤り率監視
を行うために付加されたパリテイビットをフレーム周期
信号に付加して同一の信号列で伝送することにより、 信号を効率よく伝送でき、かつ伝送信号の信頼性を高め
ることができるようにしたものである。

〔従来の技術〕

第３図は従来例の受信装置のブロック構或図である。第
４図は従来例の受信装置の各信号のタイムチャートであ
る。

従来、受信装置は、第３図および第４図に示すよ・うに
パリティ計数回路１３の演算結果出力であるパリティビ
ットＰをフレーム周期信号Ｆと別々に伝送していた。

〔発明が解決しようとする問題点〕

しかし、このような従来例の受信装置では、フレーム周
期信号出力王本とパリティの演算結果出力であるパリテ
ィビット出力ｌ本とを各々独立に伝送する構戊であり、
所定の周期でだけしか送出されないパルスを２本の信号
列で伝送する非効率的な欠点があり、またインタフェー
スの数が多くなる欠点を有していた。

本発明は上記の欠点を解決するもので、信号を効率よく
伝送できる受信装置を提供することを目的とする。

〔問題点を解決するための手段〕 本発明は、複数の信号列を受信する受信手段と、フレー
ム周期信号、パリテイビットおよびディジタル情報信号
に基づいて信号処理を行う信号処理部を含む処理手段と
を備え、上記受信手段は、上記各信号列のフレーム同期
信号を検出しフレーム同期を確立してフレーム周期信号
を出力するフレーム同期回路と、この出力されたフレー
ム周期信号に基づき上記各信号列をデスクランブルして
」二記信号処理部に与えるデスクランブル回路と、この
デスクランブル回路の出力信号のパリティ演算を行いパ
リティビットを出力するパリティ計数回路とを含む受信
装置において、上記受信手段は、上記出力されたパリテ
イビットを上記出力されたフレーム周期信号に付加して
同一の信号列で出力する付加回路を含み、上記処理手段
は、上記付加回路の出力信号を分離しこの分離された信
号を上記フレーム周期信号および上記パリティビ７｝と
して上記信号処理部に与える分離回路を含むことを特徴
とする。

〔作用〕

受信手段の付加回路はフレーム同期回路の出力するフレ
ーム周期信号にパリティ計数回路の出力するパリティビ
ットを付加して同一の信号列で出力する。処理手段の分
離回路は付加回路の出力信号を分離しこの分離された信
号をフレーム周期信号およびパリティビットとして信号
処理部に与える。以上の動作により信号を効率よく伝送
でき、かつ伝送信号の信頼性を高めることができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例受信装置のブロック．構戊図である
。第１図（ａ）は受信手段および第１図（ｂ）は処理手
段を示す。第１図において、受信装置は、複数の信号列
の一つの信号列Ｓ１を受信する受信手段と、フレーム周
期信号Ｆ１パリテイビットＰおよびディジタル情報信号
（出力信号Ｓ２）に基づいて信号処理を行う信号処理部
２２を含む処理手段とを備え、上記受信手段は、信号列
Ｓｌのフレーム同期信号を検出しフレーム同期を確立し
てフレーム周期信号Ｆを出力するフレーム同期回路１１
と、この出力されたフレーム周期信号Ｆに基づき信号列
ＳＩをデスクランブルして信号処理部２２に与えるデス
クランブル回路１２と、デスクランブル回路１２の出力
信号Ｓ２のパリティ演算を行いパリティビッ｝Ｐを出力
するパリティ計数回路１３とを含む。

ここで本発明の特徴とするところは、上記受信手段は、
出力されたパリティビッ｝Ｐを出力されたフレーム周期
信号Ｆに付加して１本のパリティビット付加フレーム周
期信号ＦＰを出力する付加回路１４を含み、上記処理手
段は、付加回路１４の出力であるパリテイビット付加フ
レーム周期信号ＦＰを分離しこの分離された信号をフレ
ーム周期信号Ｆおよびパリティビッ｝Ｐとして信号処理
部２２に与える分離回路２１を含むことにある。

このような構或の受信装置の動作を説明する。

第２図は本発明の受信装置の各信号のタイムチャートで
ある。第１図および第２図において、フレーム同期回路
１１は、入力する信号列Ｓ１より、フレーム同期ビット
Ａ１〜八〇を検出し、フレーム同期を確立する。フレー
ム同期確立により同期したフレーム周期信号Ｆを送出す
る。

デスクランブル回路１２では、送信装置のスクランブル
信号処理に対応して信号をデスクランブルする。パリテ
ィ計数回路１３は、デスクランブルされた出力信号Ｓ２
からパリティの演算を行いパリティビットＰを出力する
。

付加回路ｌ４では、パリティビッ｝Ｐを所定の周期をも
つフレームパルスに対し、ｎビット　（ｎは整数）ずら
したタイミングで重畳する。これによってフレーム周期
信号ＦとパリティビットＰとが１本のパリテイビット付
加フレーム周期信号ＦＰで送出され伝送される。伝送さ
れた信号は、フレーム周期信号Ｆ１パリティ信号ＰＳの
いずれも所定の周期のパルスであり位相がずれているだ
けであるので、たとえばクロック信号の分周した信号に
より分離回路２１はフレーム同期信号Ｆとパリティビッ
｝Ｐとに分離し信号処理を行う。

以上のようにして１本の信号列に同時にフレーム周期信
号ＦとパリティビットＰとを伝送することを可能にして
いる。

〔発明の効果〕

以上説明したように、本発明は、信号を効率よく伝送で
き、かつ伝送信号の信頼性を向上できる侵れた効果があ
る。

【図面の簡単な説明】

第１図は本発明一実施例受信装置のブロック構戊図。 第２図は本発明の受信装置の各信号のタイムチャート。 第３図は従来例の受信装置のブロック構或図。 第４図は従来例の受信装置の各信号のタイムチャート。 １１・・・フレーム同期回路、ｌ２・・・デスクランブ
ル回路、１３・・・バリティ計数回路、１４・・・付加
回路、２ｌ・・・分離回路、２２・・・信号処理部、Ａ
Ｉ−Ａ．・・・フレーム同期ビット、Ｂ．　、Ｐ・・・
パリティビット、ＣＬ，ＣＬ・・・クロック信号、Ｆ・
・・フレーム周期信号、ＦＰ・・・フレーム周期信号に
パリテイビットが付加された信号、Ｓ１・・・信号列、
Ｓ２・・・出力信号、Ｓ，・・・情報信号、ＰＳ・・・
バリティ信号、ｂ，〜ｋ）ｈｓｃ１〜Ｃｌｓ、ｄｌ〜ｄ
，・・・情報ビット。

Claims (1)

1. 【特許請求の範囲】 １、複数の信号列を受信する受信手段と、フレーム周期
   信号、パリテイビットおよびディジタル情報信号に基づ
   いて信号処理を行う信号処理部を含む処理手段とを備え
   、 上記受信手段は、上記各信号列のフレーム同期信号を検
   出しフレーム同期を確立してフレーム周期信号を出力す
   るフレーム同期回路と、この出力されたフレーム周期信
   号に基づき上記各信号列をデスクランブルして上記信号
   処理部に与えるデスクランブル回路と、このデスクラン
   ブル回路の出力信号のパリテイ演算を行いパリテイビッ
   トを出力するパリテイ計数回路とを含む 受信装置において、 上記受信手段は、上記出力されたパリテイビットを上記
   出力されたフレーム周期信号に付加して同一の信号列で
   出力する付加回路を含み、 上記処理手段は、上記付加回路の出力信号を分離しこの
   分離された信号を上記フレーム周期信号および上記パリ
   テイビットとして上記信号処理部に与える分離回路を含
   む ことを特徴とする受信装置。