JPH0358538A - 同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期検出回路に係り、特にシリアルデータ伝送
のキャラクタ同期確立方式において、同期検出用受信キ
ャラクタに対する同期確立信号発生回路のＨＤＬＣ，Ｓ
ＤＬＣのフラグ同期確立回路に関する。

〔従来の技術〕

従来、ＨＤＬＣ　（ｈｉｇｈ　ｌｅｖｅｌ　ｄａｔａ　
ｌｉｎｋｃｏｎｔｒｏｌ　ｐｒｏｃｅｄｕｒｅｓ）、Ｓ
ＤＬＣプロトコルによるフラグ同期は、受信動作開始時
に、１つの正常なフラグパターンがあれば同期確立を生
じ、それ以降は、フラグパターン以外のキャラクタが受
信出来る様になっていた．また、受信動作開始後、一旦
フラグパターンの同期確立が或立後、再度同期確立を取
るためには、受信動作を停止させるか、またはフラグパ
ターンによる同期確立をさせるための制御信号によるコ
ントロールが必要となっていた． 第２図は従来の同期検出回路を示すブロック図である。

第２図において、従来の同期検出回路は、受信データ・
シフトレジスタ２と同期信号検出用比較器３とを備えて
いる。同期検出信号（■）９は、受信データシフトレジ
スタ２により受信したシリアルデータより、同期信号検
出用比較器３において、検出された同期一致信号を出力
する。この同期一致信号は、一旦同期が取れた後、受信
開始信号８、または同期検出開始信号１０が入力されな
い限り、同期信号検出比較器３による同期信号一致が生
じた場合でも、同期検出信号（Ｉ）７や、同期検出信号
（■）９を出力しない機能を持つ。

同期検出開始信号１０は、受信開始信号８により受信動
作を開始した受信データシフトレジスタ２により受信し
たシリアルデータが、一旦同期信号検出用比較器３によ
り同期信号を検出した後、再度シリアルデータより同期
信号を検出させるための信号端子である。従来では、受
信開始信号８により受信データシフトレジスタ２の動作
が開始すると、受信データ入力端子１よりシリアルデー
タの受信を開始する。受信データシフトレジスタ２によ
り受信したシリアルデータは、まず同期信号の検出を開
始する。受信データシフトレジスタ２では、シリアルデ
ータな決められたビットパターンによりシリアルからパ
ラレルに変換する。

ここで、シリアルからパラレルに変換した受信データを
、同期信号検出用比較器３により、同期信号を検出する
。受信データシフトレジスタ２より受信したシリアルデ
ータ中に同期信号が検出されると、同期検出信号（■）
９が出力され、同期検出が終了する。受信開始信号８に
より、受信データシフトレジスタ２が動作中に同期信号
を検出する手段は、同期検出開始信号ｌＯにより、同期
信号を検出する。

〔発明が解決しようとする課題〕

前述した従来のＨＤＬＣ，ＳＤＬＣのフラグパターンに
よる同期確立は、１つのフラグパターンのみで行なわれ
ていたため、一旦同期確立した後は、データ受信状態と
なってしまうから、伝送ライン等のノイズによるフラグ
パターンの不正データ等を受信してしまう欠点がある。

また。受信動作開始後に、フラグ同期を取るためには、
同期確立用制御信号によるコントロールをしなければな
らない欠点もある。

本発明の目的は、前記欠点が解決され、不正データ等を
受信する心配がなく、また容易にフラグ同期が取れるよ
うにした同期検出回路を提供することにある。

〔課題を解決するための手段〕

本発明の同期検出回路の構成は、フラグパターン受信時
のフラグ検出信号をカウントするカウンターと、前記カ
ウンターの検出カウント数を設定しておく設定レジスタ
と、前記カウンターのカウンター値と前記レジスタの設
定値とを比較する比較器とを備えたことを特徴とする。

〔実施例〕

ブロック図である。

第１図において、本実施例の同期検出回路は、受信デー
タ・シフトレジスタ２と、同期信号検出用比較器３と、
同期検出信号カウンター４と、同期検出回数設定レジス
タ６と、同期検出信号比較器５とを含み構或される。受
信データ入力端子１は、データ伝送ラインからのシリア
ルデータの入力端子である。受信データシフトレジスタ
２は、受信データ入力端子１から入力したシリアルデー
タを受信し、クロックを基準に受信動作を行うと共に、
受信動作によりシリアルデータなパラレルデータに変換
する機能を有する。同期信号検出用比較器３は、受信デ
ータシフトレジスタ２により、シリアルデータからパラ
レルデータに変換された受信データの中から同期を取る
ことを目的としたデータを検出する機能を有する。

同期検出信号カウンター４は、同期信号検出用比較器３
により同期信号を検出した数をカウントする機能を有す
る。同期検出信号比較器５は、同期検出信号カウンター
４と同期検出回数設定レジスタ６により設窟された検出
回数とを比較し、両者の値が一致したときに、同期検出
信号７を出力する機能を有する。

同期検出回数設定レジスタ６は、同期検出回数を設定す
るためのレジスタで、このレジスタの値により同期検出
の数が決まる。また、同期検出回数設定レジスタ６の設
定値は、任意な値の設定が可能な機能を有す。同期検出
信−号（Ｉ）７は、同期検出信号カウンター４での同期
信号の検出回数と、同期検出回数設定レジスタ６の設定
値とが、同期検出信号比較器５において同値となったと
きに、一致信号を出力する。

受信開始信号８は、受信データシフトレジスタ２に受信
データ入力端子１よりシリアルデータの受信を開始／停
止を行なうための信号である。受信開始信号８により、
受信データシフトレジスタ２の受信動作から同期検出用
比較器３による同期信号検出は、第２図の従来と同じで
ある。

本実施例は、同期信号検出用比較器３により検出した同
期一致信号を同期検出信号カウンター４によりカウント
する。この同期検出信号カウンター４は、受信データシ
フトレジスタ゜２により受信したシリアルデータ中に同
期信号が連続して入力されている状態で同期検出用比較
器３により同期信号が検出される毎にカウントする。

この同期検出力ウンター４でのカウントは、同期検出回
数設定レジスタ６により設定された値を同期検出信号比
較器５で比較し、同期検出力ウンター４のカウント値と
同期検出回数設定レジスタ６の値とが一致したとき、同
期検出信号（Ｉ）７が出力される。ここで、受信データ
シフトレジスタ２での受信シリアルデータ中の同期信号
の数と、同期検出回数設定レジスタ６での設定数が一致
しない場合は、同期信号の数が設定数となるまで、同期
信号検出が行なわれる。

一旦、同期一致が、同期検出信号比較器５より、同期検
出信号（ｌ）７として出力されると、それ以降の同期検
出は、同期検出開始信号１０による受信データシフトレ
ジスタ２，同期検出信号カウンター４のリセット、また
は受信開始信号８による受信データシフトレジスタ２の
停止後、再度受信開始信号８による受信データシフトレ
ジスタ２の動作の開始により可能となる． 前述した従来のＨＤＬＣ，ＳＤＬＣの受信フラグ同期確
立回路に対して、本実施例は、フラグパターンによる同
期確立の生じた回数をカウントし、そのカウント値とカ
ウンタレジスタの設定値とにより、同期確立を生じさせ
る。

〔発明の効果〕

以上説明したように、本発明は、同期信号検出比較器に
より検出した同期信号を同期検出信号力．ウンターを用
いカウントすると共に、カウント値を同期検出回数設定
レジスタでの任意の設定値と比較し、同期信号の検出を
行うことにより、受信動作開始後の同期信号検出数が増
加し、同期確立の精度が向上すると共に、受信動作開始
直後に伝送ラインのノイズ等による同期信号の不正デー
タ化に伴う受信動作をマスク出来る効果がある。また本
発明は、同期検出回数設定レジスタを設けることにより
、個々の装置に対した同期検出数が任意に出来る効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の同期検出回路を示すブロッ
ク図、第２図は従来の同期検出回路を示すブロック図で
ある。 １・・・・・・受信データ入力端子、２・・・・・・受
信データシフトレジスタ、３・・・・・・同期信号検出
用比較器、４・・・・・・同期検出信号カウンター　５
・・・・・・同期検出信号比較器、６・・・・・・同期
検出回数設定レジスタ、７・・・・・・同期検出信号（
Ｉ）、８・・・・・・受信開始信号、９・・・・・・同
期検出信号（ＩＩ）、１０・・・・・・同期検出開始信
号。

Claims (1)

【特許請求の範囲】
1. フラグパターン受信時のフラグ検出信号をカウントする
   カウンターと、前記カウンターの検出カウント数を設定
   しておく設定レジスタと、前記カウンターのカウンター
   値と前記レジスタの設定値とを比較する比較器とを備え
   たことを特徴とする同期検出回路。