JPH0487432A - 同期保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、同期式データ伝送における受信側の同期保護
回路に使用して好適な同期保護回路に関し、特に、デー
タ処理の基準となる主同期の他に副同期を必要とするシ
ステムにおいて１ビツトデータの副同期を伝送する際に
有効な同期保護回路に関する。

［従来の技術］ 第３図は、従来の同期保護回路のブロックを示している
。この同期保護回路は、Ｉｍｓの周期を有する主同期信
号を基準とし、９ピツトからなるフレームデータの１ビ
ツトを使用して９ｍｓ周期の副同期信号を伝送する。

同図に示す同期保護回路においては、同期カラ／夕８が
９ｍｓの周期でフライホイールしており、同同期カウン
タ８が出力する基準同期信号と外部から入力される同期
検出信号とが一致検出器１と不一致検出器２に入力され
ている。不一致検出器２において上記基準同期信号と同
期検出信号とが一致していないと検出されると不一致カ
ウンタ４がカウントアツプされ、不一致が４回検出され
た場合にフリップフロップ５が七ノド状態となる。

フリ、ブフロ、ブ５がセット状態となると、同期検出信
号はＡＮＤゲート７を通過し、疑似同期検出信号として
同期カウンタ８のリセット端子に入力される。このため
、同同期カウンタ８は当該疑似同期検出信号の入力タイ
ミングでリセットされて新たにフライホイールを開始す
る。

ただし、一致検出器ｌによって基準同期信号と同期検出
信号とが一致していると判断された場合、一致カウンタ
３がカウントアツプされ、不一致カウンタ４より先に２
回カウントされると上記不一致カウンタ４をリセットす
る。このため同期検出信号と基準同期信号とが順調に一
致している場合は同期カウンタ８がリセットされること
なく同期保護状管を維持する。従って、同期がはずれた
としても不一致状態が４回検出されて上記疑似同期検出
信号が発生しない限り、同期信号は保持される。

［解決すべき課題］ ところで、ここで使用している同期信号は１ビツトデー
タによる同期伝送で行っているため、同期パターン化さ
れて伝送される同期信号より不一致状態が生ずる可能性
が高く、疑似同期検出信号が発生する確率も高い。

第４図は従来の同期保護回路の動作タイミング例を示し
ている。

同図に示すように、同期が保護されないような回線状態
では、ｌビット伝送による同期検出信号はほとんどエラ
ーを生じることになり、同期カウンタ８は不一致カウン
タ４の回数が４回になるごとに疑似同期検出信号によっ
てリセットされる。

従来の同期保護回路は、回線の悪化などによって同期保
護がはずれた場合、疑似同期検出信号によって同期カウ
ンタ８が随時リセットされる。このため、回線状態がよ
くない場合は安定した同期信号や他のタイミング信号が
得られなくなってしま　う。

本発明は、上記課題にかんがみてなされたちので、回線
状態がよくない場合などに安定した同期信号が全く得ら
れなくなってしまうことを防止することが可能な同期保
護回路を提供することを目的とする。

［課題の解決手段］ 上記目的を達成するため、第１の請求項にかかる発明は
、所定の同期検出信号と同周期でフライホイールして第
１の基準同期信号を出力する第１の同期カウンタと、上
記第１の基準同期信号と上記同期検出信号との一致及び
不一致状態を検出して同期保護状態を維持するか否かを
判断する同期保護判断手段と、この同期保護判断手段に
よって同期保護を維持すべきでないと判断されたときに
上記第１の同期カウンタが上記同期検出信号に同期する
ように制御する第１の同期制御手段と、上記第１の同期
カウンタと同周期の第２の基準同期信号を出力する第２
の同期カウンタと、上記同期保護判断手段によって同期
保護を維持すると判断されている場合に上記第２の同期
カウンタを上記第１の同期カウンタに同期せしめる第２
の同期制御手段とを備えた構成としである。

また、第２の請求項にかかる発明は、第１の請求項に記
載の同期保護回路において、上記第２の同期カウンタを
、所定の制御信号の入力時より上記第２の基準同期信号
の出力を開始するよう構成するとともに、上記第２の同
期制御手段を、上記同期保護判断手段によって同期保護
を維持すると判断されている場合に上記第１の基準同期
信号を上記制御信号として上記第２の同期カウンタに入
力せしめる制御部を有するように構成しである。

［作用］ 上記のように構成した第１の請求項にかかる発明におい
ては、第１の同期カウンタは所定の同期検出信号と同周
期でフライホイールして第１の基準同期信号を出力し、
同期保護判断手段はこの第１の基準同期信号と上記同期
検出信号との一致及び不一致状態を検出して同期保護状
態を維持するか否かを判断するため、第１の同期制御手
段はこの同期保護判断手段によって同期保護を維持すべ
きでないと判断されたときに上記第１の同期カウンタが
上記同期検出信号に同期するように制御する。また、第
２の同期カウンタは上記第１の同期カウンタと同周期の
第２の基準同期信号を出力し、第２の同期制御手段は上
記同期保護判断手段によって同期保護を維持すると判断
されている場合に上記第２の同期カウンタを上記第１の
同期カウンタに同期せしめる。

すなわち、第１の同期カウンタは独自に同期検出信号の
同期保護を行っており、この第１の同期カウンタにおい
て同期保護が行われているときに上記第２の同期カウン
タは上記第１の同期カウンタに同期するよう制御されて
いる。このため、第１の同期カウンタによって同期保護
が行われているときは第２の同期カウンタも当該第１の
同期カウンタに同期されているので安定した基準同期信
号が得られ、第１の同期カウンタによって同期保護が行
われていないときは第２の同期カウンタか独自に基準同
期信号を出力し続けるため、いずれの場合にも安定した
基準同期信号が出力される。

また、上記のように構成した第２の請求項にかかる発明
においては、上記第２の同期カウンタが所定の制御信号
の入力時より上記第２の基準同期信号の出力を開始し、
上記第２の同期制御手段における制御部は、上記同期保
護判断手段によって同期保護を維持すると判断されてい
る場合に上記第１の基準同期信号を上記制御信号として
上記第２の同期カウンタに入力せしめる。

すなわち、第１の同期カウンタによって同期保護が行わ
れているときは常に当該第１の同期カウンタが出力する
基準同期信号によって第２の同期カウンタがリセットさ
れて第２の基準同期信号の出力を開始し、第２の同期カ
ウンタによって同期保護が行われなくなると第２の同期
カウンタが独自に所定の周期で第２の基準同期信号を継
続、して出力する。

［実施例］ 以下、図面にもとづいて本発明の詳細な説明する。なお
、従来例と共通または対応するものについては共通の符
号を付す。

第１図は、本発明の一実施例にかかる同期保護回路をブ
ロック図により示している。

同図において、第１の同期カウンタ９は９ｍｓの周期で
フライホイールしており、当該第１の同期カウンタ９は
リセットされたタイミングより１ｍｓごとに基準同期信
号を一致検出器】と不一致検出器２に出力している。一
致検出器１は同期検出信号と基準同期信号の入力タイミ
ングが一致していれば一致カウンタ３に一致検出信号を
出力し、同一致カウンタ３は一致検出信号が入力される
とカウントアツプして同カウント値が２となったときに
一致カウント信号を出力する。また、不一致検出器２は
同期検出信号と基準同期信号の入力タイミングが一致し
ていないと不一致カウンタ４に不一致検出信号を出力し
、同不一致カウンタ４は不一致検出信号が入力されると
カウントア・ノブして同カウント値が４となったときに
不一致カウント信号を出力する。

フリップフロップ５は不一致カウンタ４が出力する不一
致カウント信号によってセットされ、アンド回路７は当
該フリップフロップ５が七ノド状態にあるときに同期検
出信号を疑似同期検出信号として第１の同期カウンタ９
のリセット端子に入力させる。

また、同アンド回路７の出力は一致カウンタ３が出力す
る一致カウント信号とともにオア回路６にも入力され、
同オア回路６の出力は一致カウンタ３と不一致カウンタ
４とフリップフロップ５のリセット端子に入力されてい
る。

さらに、上記一致カウンタ３が出力する一致カウッド信
号はフリップフロップ１１のセット端子に入力され、上
記不一致カウ／り４が出力する不一致カウント信号は同
フリップフロップ１１のリセット端子に入力されている
。同フリップフロップ１１の出力はＡＮＤゲート１２の
一方の端子に入力され、同ＡＮＤゲート１２の他方の端
子には第１の同期カウンタ９が出力する基準同期信号が
入力されている。そして、当該ＡＮＤゲート１２の出力
は第２の同期カウンタｌＯのリセット端子に入力されて
おり、当該フリップフロップ１１とＡＮＤゲート１２と
で第２の同期カウンタの制御プロ、りを構成している。

なお、同第２の同期カウンタ１０はリセットされたタイ
ミングから第１の同期カウンタ９と同じ周期の出力用基
準同期信号を出力する。

かかる構成において、当初同期検Ｗ信号と基準同期信号
の同期が一致していないときは同期検出信号が入力され
るごとに不一致検出器２が不一致検出信号を出力し、不
一致カウンタ４が同同期検出信号の入力回数をカウント
する。同回数が４回になると不一致カウンタ４は制御信
号を出力してフリップフロップ５をセット状態にするた
め、同上ノド状態となった後に同期検出信号が入力され
るとＡＮＤ回路７を介して同同期検出信号が第１の同期
カウンタ９のリセット端子に入力され、同第１の同期カ
ウンタ９はリセットされる。第１の同期カウンタ９はリ
セットされたタイミングより基準同期信号の出力を開始
するため、上記リセット端子に入力された同期検出信号
は疑似同期検出信号として作用し、以後、第１の同期カ
ウンタ９が出力する基準同期信号は同期検出信号と同期
することになる。

同期検出信号と基準同期信号の同期が一致していると、
一致検出器ｌは１ｍｓごとに一致検出信号を出力して一
致カウンタ３をカウントアツプさせ、同一致カウンタ３
が同一致検出信号を２回カウントするごとに一致カウン
ト信号を出力する。

同一致カウント信号はオア回路６に入力されており、同
オア回路６は同信号が入力されると一致カウンタ３と不
一致カウンタ４をリセットさせ、かつ、フリップフロッ
プ５をリセット状態にする。

これにより、以後、同期検出信号と基準同期信号の同期
が一致している間は第１の同期カウンタ９がリセットさ
れずにフライホイールし続け、同期保護法帖が続く。

これに対し、回線で生じたデータ誤りなどによって同期
検出信号にエラーが生じると、不一致検出器２によって
同期検出信号と基準同期信号との不一致が検出され、不
一致カウンタ４が不一致検出信号によってカウントアツ
プされる。そして、不一致カウンタ４が４回までカウン
トされると起動当初と同様にフリップフロップ５がセッ
トされて、次に入力される同期検出信号によって第１の
同期カウンタ９がリセットされる。

通常時は、同期検出信号と基準同期信号とが一致したり
一致しない場合が混在し、一致カウンタ３が先に２回ま
でカウントすると、一致カウント信号によってオアゲー
ト６を介してフリップフロ、ブ５と一致カウンタ３と不
一致カウンタ４をリセットして同期を保護するが、逆に
不一致カウンタ４が先に４回カウントすると同期保護は
ずれとなり、王の後に検出される同期検出信号によって
第１の同期カウンタ９がリセットされて新しい同期位置
を探す。

しかるに、本実施例では第１の同期カウンタ９が出力す
る基準同期信号はＡＮＤゲート１２における一方の端子
に入力されており、同ＡＮＤゲト１２の出力が第２の同
期カウンタ１０のリセット端子に接続されている。

一方、ＡＮＤゲート１２における他方の端子にはフリッ
プフロップ１１の出力が接続されており、同フリップフ
ロップ１１は一致カウント信号によってセットされ、不
一致カウント信号によってリセットされるようになって
いる。

従って、同期保護が行われているときは一致カウント信
号がフリップフロップ１１のセット端子に入力されるこ
とになり、フリップフロップ１１の出力によってＡＮＤ
ゲート１１を第１の同期カウンタ９が出力する基準同期
信号が通過可能となる。このため、基準同期信号が出力
されるたびに第２の同期カウンタ１０はリセットされて
新たに出力用基準同期信号の出力を開始する。第２の同
期カウンタ１０はリセットされたタイミングよりかかる
出力用基準同期信号の出力を開始するため、当該第２の
同期カウンタ１０の出力は第１の同期カウンタ９の出力
と同期することになり、本同期保護回路からは同期の保
護された基準同期信号が出力されることになる。

一方、同期はずれとなると不一致カウント信号がフリッ
プフロップ１１のリセット端子に入力されることになる
ため、フリップフロップ１１がリセットされる。このた
め、第１の同期カウンタ９が出力する基準同期信号はＡ
ＮＤゲート１２を通過することができず、同基準同期信
号によっては第２の同期カウンタ１０がリセットされな
くなる。

従って、第２の同期カウンタ１０は同期保護がはずれる
前のタイミングから当該第２の同期カウンタｌＯにおけ
る本来の周期に基づいて出力用基準同期信号の出力を開
始する。

策２図は本実施例における同期保護回路の動作タイミン
グ例を示している。

同図に示すように同期保護がはずれた場合でも、同期信
号は第２同期カウンタ１０より安定して得られる。

同期保護がはずれた場合、第１の同期カウンタ９は不一
致カウント信号に乱されながらも同期位置を探し、同期
がとれて一致カウンタ３より一致カウント信号が得られ
るようになったら再度当該第１の同期カウンタ９が出力
する基準同期信号によって第２の同期カウンタｌＯがリ
セットされ始める。

［発明の効果］ 以上説明したように本発明は、回線の悪化などによって
データ誤りが非常に多くなった場合でも第２の同期カウ
ンタにより安定した同期信号が得られ、かつ同同期信号
に基づいて他のタイミング信号を得ることが可能な同期
保護回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる同期保護回路のブロ
ック図、第２図は第１図に示す同期保護回路の動作タイ
ミングを示すタイミングチャート、第３図は従来の同期
保護回路のブロック図、第４図は第３図に示す同期保護
回路の動作タイミング例を示すタイミングチャートであ
る。 ｌ・・・一致検出器、２・・・不一致検出器、３・・・
一致カウンタ、４・・・不一致カウンタ、５・・・フリ
ップフロップ、６・・・オア回路、７・・・アンド回路
、９・・・第１の同期カウンタ、１０・・・第２の同期
カウンタ、ｌｌ・・・フリ　ノブフロ　ノブ、　ｌ　２
・・・ＡＮＤゲー　ト。

Claims (2)

【特許請求の範囲】
1. （１）所定の同期検出信号と同周期でフライホィールし
   て第１の基準同期信号を出力する第１の同期カウンタと
   、 上記第１の基準同期信号と上記同期検出信号との一致及
   び不一致状態を検出して同期保護状態を維持するか否か
   を判断する同期保護判断手段と、この同期保護判断手段
   によって同期保護を維持すべきでないと判断されたとき
   に上記第１の同期カウンタが上記同期検出信号に同期す
   るように制御する第１の同期制御手段と、 上記第１の同期カウンタと同周期の第２の基準同期信号
   を出力する第２の同期カウンタと、上記同期保護判断手
   段によって同期保護を維持すると判断されている場合に
   上記第２の同期カウンタを上記第１の同期カウンタに同
   期せしめる第２の同期制御手段と を具備することを特徴とする同期保護回路。
2. （２）第１の請求項に記載の同期保護回路において、上
   記第２の同期カウンタを、所定の制御信号の入力時より
   上記第２の基準同期信号の出力を開始するよう構成する
   とともに、上記第２の同期制御手段を、上記同期保護判
   断手段によって同期保護を維持すると判断されている場
   合に上記第１の基準同期信号を上記制御信号として上記
   第２の同期カウンタに入力せしめる制御部を有するよう
   構成したことを特徴とする同期保護回路。