JPH0359507B2 - - Google Patents
Info
- Publication number
- JPH0359507B2 JPH0359507B2 JP15370581A JP15370581A JPH0359507B2 JP H0359507 B2 JPH0359507 B2 JP H0359507B2 JP 15370581 A JP15370581 A JP 15370581A JP 15370581 A JP15370581 A JP 15370581A JP H0359507 B2 JPH0359507 B2 JP H0359507B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital signal
- clock
- pulse width
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はデジタル符号の記録再生時のクロツク
再生方式に関するものである。
再生方式に関するものである。
データ再生のためにはデジタル入力信号と同期
したクロツク信号を再生することが必要である。
このようなクロツク信号を得る方法として、発振
器をもちいた調歩式の場合、第１図のブロツク図
に示すシステムが考慮される。１はＮ／Ｔの周波
数で発振する発振回路、２は１の出力をＮ分周す
る分周回路、３は分周回路２の出力でデータ再生
に使用される周波数１／Ｔのクロツク信号、４は
２値化されたデータ入力信号の入力端子、５は遅
延回路、６は入力端子４と遅延回路５の出力を入
力とする排他的OR回路で、その出力は分周回路
２のリセツト信号に供される。次に第１図に示す
構成による動作を第２図を参照して説明する。こ
こでＴは入力信号１ビツトの正しい周期でかつ最
も発生頻度の高く、パルス幅最小のエレメント長
とする。Ａを入力端子４の入力信号とするとき、
Ｂは排他的OR回路６の出力で、Ｃはクロツク信
号３である。しかるにＤに示すごとく時刻t1にて
正規の位置より後方へ偏位した信号を入力端子４
の入力信号とするときＥは排他的OR回路６の出
力で、Ｆがクロツク信号３となる。
したクロツク信号を再生することが必要である。
このようなクロツク信号を得る方法として、発振
器をもちいた調歩式の場合、第１図のブロツク図
に示すシステムが考慮される。１はＮ／Ｔの周波
数で発振する発振回路、２は１の出力をＮ分周す
る分周回路、３は分周回路２の出力でデータ再生
に使用される周波数１／Ｔのクロツク信号、４は
２値化されたデータ入力信号の入力端子、５は遅
延回路、６は入力端子４と遅延回路５の出力を入
力とする排他的OR回路で、その出力は分周回路
２のリセツト信号に供される。次に第１図に示す
構成による動作を第２図を参照して説明する。こ
こでＴは入力信号１ビツトの正しい周期でかつ最
も発生頻度の高く、パルス幅最小のエレメント長
とする。Ａを入力端子４の入力信号とするとき、
Ｂは排他的OR回路６の出力で、Ｃはクロツク信
号３である。しかるにＤに示すごとく時刻t1にて
正規の位置より後方へ偏位した信号を入力端子４
の入力信号とするときＥは排他的OR回路６の出
力で、Ｆがクロツク信号３となる。
すなわち記録再生における雑音や各種ひずみに
よつて入力信号の各エレメントの幅が長くなつた
り短くなつたりする。Ｄはt1〜t2にてエレメント
が長くなる例であり、Ｆに影響が及びデータ再生
が誤る可能性が生ずる。
よつて入力信号の各エレメントの幅が長くなつた
り短くなつたりする。Ｄはt1〜t2にてエレメント
が長くなる例であり、Ｆに影響が及びデータ再生
が誤る可能性が生ずる。
本発明の目的は入力信号の上記ひずみに関係な
く安定なクロツク信号を再生するクロツク再生方
式を提供することにある。
く安定なクロツク信号を再生するクロツク再生方
式を提供することにある。
このため本発明は入力信号がひずみを受けたか
否かを変調規約に基づき検査を行い、入力信号が
正常であつたときのみ分周回路のリセツト信号と
して使うことにある。
否かを変調規約に基づき検査を行い、入力信号が
正常であつたときのみ分周回路のリセツト信号と
して使うことにある。
以下この発明を図示する実施例について詳細に
説明する。第３図はこの発明の１実施例の構成を
示すためのブロツク図であつて、１２はデータ入
力信号の入力端子、１３はデータ入力端子１２を
入力するＴ，ＴおよびＴのパルス幅を検出する
3N1段のシフトレジスタ回路、１４，１６は入力
としてN1個もち、すべて入力が“０”であると
き“１”を出力する論理回路、１５はN1個の入
力をもち、入力がすべて“１”であるとき“１”
を出力する論理回路、１７は論理回路１４，１
５，１６の出力を入力とし、入力がすべて“１”
であるとき“１”を出力するアンド回路、７は
N0／Ｔなる周波数で発振する発振回路、８は発
振回路７の出力を入力とする分周比N0／N1の分
周回路、９は分周回路８の出力を入力とする分周
比N1の分周回路、１０は分周回路８の出力でシ
フトレジスタ回路１３を駆動させる周波数N1／
Ｔの信号、１１は分周回路９の出力でデータ再生
に使用され周波数１／Ｔなるクロツク信号で、ア
ンド回路１７の出力は分周回路８，９ののそれぞ
れの分周回路のリセツト信号に供される。
説明する。第３図はこの発明の１実施例の構成を
示すためのブロツク図であつて、１２はデータ入
力信号の入力端子、１３はデータ入力端子１２を
入力するＴ，ＴおよびＴのパルス幅を検出する
3N1段のシフトレジスタ回路、１４，１６は入力
としてN1個もち、すべて入力が“０”であると
き“１”を出力する論理回路、１５はN1個の入
力をもち、入力がすべて“１”であるとき“１”
を出力する論理回路、１７は論理回路１４，１
５，１６の出力を入力とし、入力がすべて“１”
であるとき“１”を出力するアンド回路、７は
N0／Ｔなる周波数で発振する発振回路、８は発
振回路７の出力を入力とする分周比N0／N1の分
周回路、９は分周回路８の出力を入力とする分周
比N1の分周回路、１０は分周回路８の出力でシ
フトレジスタ回路１３を駆動させる周波数N1／
Ｔの信号、１１は分周回路９の出力でデータ再生
に使用され周波数１／Ｔなるクロツク信号で、ア
ンド回路１７の出力は分周回路８，９ののそれぞ
れの分周回路のリセツト信号に供される。
次に第３図に示す構成による動作を第４図を参
照して説明する。Ｇを入力端子１２の入力信号と
するとき、アンド回路１７の出力はＨとなり、Ｉ
がクロツク信号１１となる。Ｇはt1にて正規の位
置より後方へ偏位しているが、アンド回路１７の
出力はなく、分周回路８，９はリセツトされな
く、それ以前のままの位相のままクロツク信号１
１は保持される。t2〜t3の間Ｇが“０”であるこ
とを論理回路１６が検出し、t3〜t4の間Ｇが
“１”であることを論理回路１５が検出し、t4〜
t5の間Ｇが“０”であることを論理回路１４が検
出するので、t5でアンド回路１７が出力され、分
周回路８，９がリセツトされることになるが、ク
ロツク信号１１はそれ以前の位相とほぼ同相とな
り、クロツク信号１１がさらに保持され、次のア
ンド回路１７の出力が来るまで、分周回路８，９
の分周回路によつて継続される。
照して説明する。Ｇを入力端子１２の入力信号と
するとき、アンド回路１７の出力はＨとなり、Ｉ
がクロツク信号１１となる。Ｇはt1にて正規の位
置より後方へ偏位しているが、アンド回路１７の
出力はなく、分周回路８，９はリセツトされな
く、それ以前のままの位相のままクロツク信号１
１は保持される。t2〜t3の間Ｇが“０”であるこ
とを論理回路１６が検出し、t3〜t4の間Ｇが
“１”であることを論理回路１５が検出し、t4〜
t5の間Ｇが“０”であることを論理回路１４が検
出するので、t5でアンド回路１７が出力され、分
周回路８，９がリセツトされることになるが、ク
ロツク信号１１はそれ以前の位相とほぼ同相とな
り、クロツク信号１１がさらに保持され、次のア
ンド回路１７の出力が来るまで、分周回路８，９
の分周回路によつて継続される。
以上のように本発明によれば従来の大きな問題
であつた入力デジタル信号に常に同期したクロツ
ク信号が容易に得られ、かつ最も発生頻度の高い
Ｔ，ＴおよびＴのパルス幅を検査するので、最小
段のシフトレジスタの構成で済み、上記クロツク
信号から復調される情報の質を飛躍的に向上する
ことができる。
であつた入力デジタル信号に常に同期したクロツ
ク信号が容易に得られ、かつ最も発生頻度の高い
Ｔ，ＴおよびＴのパルス幅を検査するので、最小
段のシフトレジスタの構成で済み、上記クロツク
信号から復調される情報の質を飛躍的に向上する
ことができる。
本実施例で、論理回路１４，１６をすべて入力
が“１”であるとき、“１”を出力する論理回路
１５を、入力がすべて“０”であるとき“１”を
出力する論理回路に入力論理条件を変更しても、
同様な効果が得られる。
が“１”であるとき、“１”を出力する論理回路
１５を、入力がすべて“０”であるとき“１”を
出力する論理回路に入力論理条件を変更しても、
同様な効果が得られる。
第１図は従来技術によるクロツク再生回路図、
第２図は第１図の動作説明図、第３図は本発明に
よるクロツク再生回路の一実施例を示す回路図、
第４図は第３図の動作説明図である。 １３…シフトレジスタ、１４，１５，１６…論
理回路。
第２図は第１図の動作説明図、第３図は本発明に
よるクロツク再生回路の一実施例を示す回路図、
第４図は第３図の動作説明図である。 １３…シフトレジスタ、１４，１５，１６…論
理回路。
Claims (1)
- 【特許請求の範囲】 １ デイジタル信号をデイジタル変調したのち記
録媒体上に記録し、再生時に記録媒体から得られ
る再生デイジタル信号をデイジタル復調する回路
に使用されるクロツクを再生するクロツク再生方
式であつて、発振手段と、この発振手段の出力信
号を分周する分周手段と、再生デイジタル信号が
供給され、再生デイジタル信号のパルス幅を検査
するパルス幅検査手段と、パルス幅検査手段の出
力信号により、上記分周手段を初期状態に設定す
る制御手段とを備え、再生デイジタル信号に同期
したクロツクを再生することを特徴とするクロツ
ク再生方式。 ２ パルス幅検査手段は、再生デイジタル信号が
供給されるシフトレジスタと、シフトレジスタの
出力信号が供給される論理回路とからなることを
特徴とする特許請求の範囲第１項記載のクロツク
再生方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370581A JPS5856213A (ja) | 1981-09-30 | 1981-09-30 | クロック再生方式 |
| US06/422,190 US4611335A (en) | 1981-09-30 | 1982-09-23 | Digital data synchronizing circuit |
| GB08227465A GB2109203B (en) | 1981-09-30 | 1982-09-27 | Digital data synchronizing circuit |
| DE19823236311 DE3236311A1 (de) | 1981-09-30 | 1982-09-30 | Datensynchronisierer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370581A JPS5856213A (ja) | 1981-09-30 | 1981-09-30 | クロック再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856213A JPS5856213A (ja) | 1983-04-02 |
| JPH0359507B2 true JPH0359507B2 (ja) | 1991-09-10 |
Family
ID=15568299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15370581A Granted JPS5856213A (ja) | 1981-09-30 | 1981-09-30 | クロック再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856213A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196820A (en) * | 1990-12-19 | 1993-03-23 | Ubukata Industries Co., Ltd. | Thermally responsive switch and method of making the same |
-
1981
- 1981-09-30 JP JP15370581A patent/JPS5856213A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856213A (ja) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| US5233589A (en) | Method for recording/reproducing information having a function of correcting variations in the interval in reproduced data and apparatus for realizing same | |
| US4191976A (en) | Circuit indicating phase relationship | |
| US3840892A (en) | Method and device for detecting signals from magnetic memory | |
| US5619171A (en) | Phase-locked loop, phase comparator for use in the phase-locked loop, and reproducing device including the phase-locked loop | |
| GB2118403A (en) | Digital signal demodulator circuit | |
| KR880001340B1 (ko) | 데이타 재생장치 | |
| JP3083221B2 (ja) | ディジタル信号再生装置及びディジタル信号再生方法 | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| JPH0359507B2 (ja) | ||
| DE69229608T2 (de) | Digitaldatenwiedergabegerät zur Fehlerkorrektur | |
| JP2798718B2 (ja) | ディジタル信号再生装置 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JPS59191117A (ja) | 磁気記憶装置 | |
| JP2882611B2 (ja) | 追記型光学式記録再生装置 | |
| JPS6134306B2 (ja) | ||
| JPH0528659A (ja) | デイジタル信号再生装置 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JP3162729B2 (ja) | データ再生回路 | |
| JP2001358580A (ja) | 周期タイミング発生装置および方法 | |
| JPH0526264B2 (ja) | ||
| JPS6120941B2 (ja) | ||
| JPH08180588A (ja) | 再生データの抜き出し装置 | |
| JPS595965B2 (ja) | デイジタル記録におけるクロツク信号抽出回路 | |
| JP2002092877A (ja) | パルス幅制御回路 |