JPH0714930Y2 - 回路検査装置 - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、あらかじめ所定のパターンのデータを格納し
たプログラマブル・リードオンメモリ（PROM）を利用す
る電子回路の検査装置に関し、さらに詳しくは、被検査
回路に所定のパターンの試験データを与え、そのとき被
試験回路から出力される信号のパターン等の様子から、
被試験回路の良否を判定するようにした回路検査装置に
関する。

（従来の技術） ディジタル回路の動作が正常かどうかの検査を行う場
合、ディジタル回路（被検査回路）に所定パターンの試
験データを与え、それに対応する被検査回路からの出力
データを調べることが行われる。

従来のこの様な検査装置は、専用のランダム回路による
検査装置や、パソコンに専用インターフェイスを接続し
た検査装置が使用されていた。

（考案が解決しようとする課題） しかしながら専用のランダム回路による検査装置は、被
検査回路の仕様が少しでも変更されると配線の接続を変
えなくてはならないという問題点があり、また、パソコ
ンに専用インターフェイスを接続した検査装置は、仕様
の変更はプログラムの変更で柔軟に対応できるものの、
装置が大掛かりになって、取り扱いが不便であるという
問題点がある。

本考案は、これらの問題点に鑑みてなされたものであっ
て、その目的は、簡単な構成で取り扱いの容易な回路検
査装置を実現することにある。

（課題を解決するための手段） 前記した課題を解決する本考案は、被検査回路からの出
力データがアドレス情報の一部として与えられ、あらか
じめ所定のパターンのデータが格納されたプログラマブ
ル・リードオンメモリ（PROM）と、 このPROMのアドレス入力の一部にアドレス情報を与える
ためのカウンタと、 PROMからのデータ出力を取り込むと共にそのデータを被
検査回路に出力するデータレジスタと、 PROMからのデータ出力のうちの一つの信号に応じて前記
カウンタに与えるクロック信号の送出・停止が制御され
るクロック信号発生回路と、 PROMに与えられるアドレスと当該PROMから出力されるデ
ータの「０」，「１」を表示する表示回路と、 前記カウンタ及びデータレジスタの初期化を行うリセッ
ト回路とを備えて構成される。

（作用） PROMから、被検査装置に対して所定パターンのディジタ
ル信号を与えると、被検査回路の動作が正常であれば、
それに対応するディジタルの出力信号が、アドレス信号
の一部としてPROMに与えられる。カウンタは、被検査回
路から信号が予め決められた正しいパターンである場
合、クロック信号発生回路からのクロックをカウントア
ップし、次の検査に逐次進める。

（実施例） 以下図面を用いて、本考案の実施例を詳細に説明する。

第１図は、本考案の一実施例を示す構成ブロック図であ
る。図において、１は被検査回路で、例えばディジタル
回路で構成されている。２はこの被検査回路１からの出
力データがアドレス情報の一部とした与えらるPROMで、
ここには予め被検査回路１の検査仕様に応じたパターン
のデータが格納されている。

３はこのPROM2のアドレス入力の一部にアドレス情報を
与えるためのカウンタ、４はPROM2からのデータ出力を
取り込むと共に、そのデータを被検査回路１に出力する
データレジスタである。５はPROM2からのデータ出力の
うちの一つの信号Doに応じてカウンタ１に与えるクロッ
ク信号の送出・停止が制御されるクロック信号発生回路
で、発振器51と、この発振器51からのクロックとPROM2
からの信号Doとを入力し、その出力をカウンタ３に与え
るゲート52とからなる。

６はPROM2に与えられるアドレスとこのPROM2から出力さ
れるデータの「０」，「１」を表示する表示回路、７は
カウンタ３及びデータレジスタ４の初期化を行うリセッ
ト回路である。

PROM2は、被検査回路１に出力したデータに対して被検
査回路１からPROM2に与えられる信号（アドレス信号の
一部）が正しく得られている時だけ、出力Doをアクティ
ブにして、クロック信号発生回路５からのクロック信号
をカウンタ３に与えるようにしている。

このように構成した装置の動作を次に説明する。

第２図は、その動作の一例を示すタイムチャートであ
る。

（ａ）はクロック信号発生回路５から出力されるクロッ
クを示す。このクロックはカウンタ３で計数され、被検
査回路１からの出力Coと共にPROM2のアドレス信号を構
成する。（ｃ）はPROM2に与えられるアドレス信号Ｃを
示す。

PROM2は、この様なアドレス信号が与えられ、該当アド
レスに格納されている試験用のパターンからなる（ｄ）
に示すような試験データｄが読み出される。この試験デ
ータは、データレジスタ４に一旦保持され、（ｅ）に示
すように被検査回路１に出力される。

被検査回路１は、この試験データを入力し、内部の信号
処理に応じて所定のパターンの信号Coを出力する。この
出力信号Coのパターンは、被試験回路１の動作が正常で
あれば、入力した試験データｅに対して定まったパター
ンの信号が出力されることとなるが、動作が異常な場
合、あらかじめ定まったパターンとは、異なったものが
出力されることになる。

被検査回路１からの出力信号Coは、カウンタ３からの信
号と共にPROM2のアドレス信号を構成し、PROM2に与えら
れる。

ここで、PROM2に与えられたアドレス信号の内容は、デ
ータレジスタ４の入力部に現れる。

この信号の中には、与えられたアドレス信号の一部によ
り判断された被検査回路１の動作が正常か異常かに応じ
て、次の検査ステップを進めるかどうかを決定する情報
が定義されていて、この情報が出力信号Doとして、クロ
ック信号発生回路５に送出される。

（ｂ）はPROM2から読み出される信号Doを示している。

被検査装置１に異常が検出された場合、PROM2からの信
号Doは、（ｂ）に示すようにインアクテブになり、カウ
ンタ３へのクロック信号の印加を停止させる。

表示回路６は、PROM2のアドレス信号Ｃと、読み出され
たデータの状態を、例えば対比して表示しており、この
表示から被検査回路１における異常項目を知ることがで
きるようにしてある。

被検査回路１の動作が正常である場合、PROM2の出力信
号Doは、アクテブで、カウンタ３の計数値がカウントア
ップされ、次の検査項目を実施するための検査データが
読み出される。

この様な動作は、被検査回路１の各検査項目に該当する
動作が正常である間、逐次最後の検査項目まで進められ
る。

最終検査項目に達すると、PROM2の出力信号Doがインア
クテブになって、クロック信号のカウンタ３への印加が
停止する。

次の検査に先立って、リセット回路７によってカウンタ
３や、データレジスタ４の内容がクリアーされる。

また、被検査回路１の検査項目あるいは検査内容の変更
や、仕様の変更がある場合は、PROM2の内容を書き替え
ることになる。

なお、上記の説明では、被検査回路１はディジタル回路
を想定したものであるが、アナログ回路でもよく、この
場合は、PROM2の入出力側にA/D変換器、D/A変換器を付
加することになる。

また、被検査回路の種類や検査項目によっては、クロッ
ク信号発生回路５のクロック周波数を可変としたり、PR
OM2への書き込みパターンを同一内容で複数用意しても
よい。

（考案の効果） 以上詳細に説明したように、本考案によれば、PROMを中
心として、これに簡単な回路を付加した構成により、被
検査回路の各種の仕様に容易に対応することのできる検
査装置が実現できる。

【図面の簡単な説明】

第１図は本考案の一実施例を示す構成ブロック図、第２
図はその動作の一例を示すタイムチャートである。 １…被検査回路 ２…PROM ３…カウンタ ４…データレジスタ ５…クロック信号発生回路 ６…表示回路 ７…リセット回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】被検査回路からの出力データがアドレス情
   報の一部として与えられ、あらかじめ所定のパターンの
   データが格納されたプログラマブル・リードオンリメモ
   リ（PROM）と、 このPROMのアドレス入力の一部にアドレス情報を与える
   ためのカウンタと、 PROMからのデータ出力を取り込むと共にそのデータを被
   検査回路に出力するデータレジスタと、 PROMからのデータ出力のうちの一つの信号に応じて前記
   カウンタに与えるクロック信号の送出・停止が制御され
   るクロック信号発生回路と、 PROMに与えられるアドレスと当該PROMから出力されるデ
   ータの「０」，「１」を表示する表示回路と、 前記カウンタ及びデータレジスタの初期化を行うリセッ
   ト回路とを備え、 PROMからのデータ出力のうちの一つの信号は、被検査回
   路に出力したデータに対して被検査回路からPROMに与え
   られる信号が正しく得られている時だけ前記クロック信
   号発生回路からのクロック信号を前記カウンタに与える
   ようにし、次の検査を逐次進めるようにしたことを特徴
   とする回路検査装置。