JPS60186945A - サイクリツクパタン発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータパタンをくり返し送出するパタン発生方
式に関するものである。

ｒ発明の背景〕 受信したデータの値と順序によって、内部状態が遷移す
るような装置な試練するために、ある状態に）４１移さ
せるデータ・パタンを発生し、引続きこの状態を保持さ
せるデータパタンのブロックをくり返し発生する機能を
、従来技術で実現する方法として、ソフトウェアによる
方法とダイレクト・メモリ・アクセスを用いる方法があ
る。しかし、前者は転送速度が高（なると追従しきれた
（なる問題があり、また後者ではくり返しのデータ・ブ
ロックを送出するために１回のブロックの転送終了を中
央処理装置で割込みやハンドシェークによって知り、再
びブロックの先頭から転送を開始する処理か必要であり
、手順や回路構成が複雑になるという問題があった。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点をなくし、装
置内の状態遷移を試験するためのバタンを発生するパタ
ン発生方式を提供することにある。

〔発明の概要〕

本発明は、発生すべきバタンを１回のみ送出する矛１の
バタンとそれに引き続き（り返して発生する矛２のバタ
ンに分けて、矛１のバタンと矛２のバタンをメモリに記
憶させるとともに矛１のバタンの先唄アドレス、矛２の
バタンの先頭アドレス、最終アドレスをそれぞれ示すレ
ジスタ群を設け、矛１のバタンを送出した後に２／２の
バタンをくり返し発生するよう制御するものである。

〔発明の実施例〕

以下、不発明を一笑施例により詳細に説明する。

第１図は、本発明を実施したパタン発生回路である。同
一で、４はデータ・バタンを記憶するバタン・メモリ、
３はバタンｅメモリ４の読み出しアドレスを指定するア
ドレス壷カウンタ、８はデータ・バタンの先頭アドレス
を記憶するスタート・アドレス−レジスタ、２はデータ
・バタンの最終アドレスを記憶するエンド嗜アドレス・
レジスタ、１はくり返し発生するデータ１パタンの先頭
アドレスを記憶するサイクルアドレス・レジスタ、５は
アドレス・カウンタ３の値とエンド−アドレス・レジス
タ２の値を比較するコンパレータ、６および７は各々バ
タン送出時とバタン送出停止時の′アドレス・カウンタ
３への初期設定値、ロード信号ＬＤを切り替えるセレク
タである。

第２図は、第１図のパターン発生回路に係るタイミング
チャート、第５図は、パタン拳メモリ４のアドレス壁間
を示す図である。第２図および第３図を用いて本実施例
の動作を説明する。

バタン・メモリ４は、ランダム−アクセス・メそりでも
読み出し専用メモリでも良いが、ここでは耽出し専用メ
モリであるとして、発生すべきデーターパタンは既に記
憶されているものとする。パタン送出停止時はスタート
信号ＭＳはＩＯ”であり、ロードｅアドレス・セレクタ
６、ロード信号セレクタ７は各々データ・バスＤＢの内
容、スタート・アドレスロード信号ＳＬを出力する。こ
の時、データバスＤＢ上に上記データーバタンの先頭ア
ドレスを示すスタート−アドレス、データーバタンの最
終アドレスを示すサイクルアドレス、上記データ・バタ
ン内で（り返し発生すべきデータ・バタンの先頭アドレ
スを示すサイクル・アドレスを順に送出すると同時に、
スタート・アドレスセット・パルスＳＳ１エンド［相］
アドレス・セット・パルスＢＳ、サイクル・アドレス・
セット・パルスＣ８を上記アドレスに対して送出すると
、上記アドレスはそれぞれ、スタート・アドレスｅレジ
スタ８．エンド・アドレス・レジスタ２．サイクル・ア
ドレス・レジスタ１に設定される。ここでは、スタート
・アドレス、エンド・アドレス、サイクル・アドレスの
順にアドレスを設定したが、この順序を規定するもので
はない。アドレス管カウンタ３には常時カウンタークロ
ックＣＣが入力されているが、スタート信号ＭＳがζ″
であるためアドレス・カウンタ３の歩進は行われない。

しかし、初期設定は可能であり、スタート・アドレスロ
ード信号ＬＳによってアドレス−カウンタ３にはスター
ト・アドレスレジスタ８の内容が設定される。

パタン送出時は、スタート信号ＭＳは′１″となり、ロ
ード・アドレス・セレクタ６、ロード信号レジスタ７は
それぞれサイクル・アドレスレジスタ１の内容、コンパ
レータ出力ＣＯを出力する。アドレス・カウンタ３は、
スタート信号ＭＳが１″になったことにより、スタート
−アドレスを初期値としてカウンタ・クロックＣＣで歩
進される。バタン・メモリ４は、アドレス管カウンタ３
で示されるアドレスの内容をカウンタ・クロックＣＣと
同一の速度で送出する。コンパレータ５では、アドレス
・カウンタ３の出力とエンド０アドレス・レジスタ２の
内容すなわちエンド・アドレスとを比較し、両者が一致
した時に、コンパレータ出力ＣＯを１″にする。アドレ
ス・カウンタ３のロード端子りにはロード信号セレクタ
７を通じてＣＯ−＠１”が加わるので初期設定が行われ
、アドレス・カウンタ３にはロードΦアトＶス・セレク
タ６を通じてサイクル・アドレスが設定される。アドレ
ス拳カウンタ３は、サイクル・アドレスを初期値として
カウンタ・クロックＣＣで歩進され、再びエンド・アド
レスと一致すると再びサイクル・アドレスが設定される
。この動作は、スタート信号ＭＳが０″になってバタン
送出停止になるまで続く。以上の結果、第３図に示すよ
うに、スタート・アドレスからエンドΦアドレスまでバ
タン会メモリ４に記憶されたバタンか送出され、続いて
サイクル・アドレスからエンド−アドレスまでのパター
ンが（り返し送出される。

ここでは、スタートやアドレスを記憶し、幾度でもスタ
ート・アドレスの再設定なしでバタン発生を行えるよう
にスタート・アドレス・レジスタ８を設けた。しかし、
バタン送出開始毎にスタート・アドレスを設定するので
あれば、第４図に示す別の実施例のようにアドレス・カ
ウンタ３に直接データ・バスＩ）　Ｂ上のスタート・ア
ドレスを設定することにより、スタート・アドレス・レ
ジスタ８とアドレス・カウンタ６を共用することができ
る。

〔発明の効果］ 本発明によれば、受信データの内容とその順序によって
内部状態が常に遷移するような装置に対して、スタート
・アドレスからサイクル・アドレスまでの内容をある状
態に引き込むようなデータ・バタンとし、サイクル・ア
ドレスからエンド・アドレスまでの内容を引き込んだ状
態を保持するようなデータ・バタンとすることにより、
上記装置の状態遷移の試験を効率的に行える効果がある
。

【図面の簡単な説明】

第１図は、本発明の１実施例を示す回路図、第２図は、
第１図の動作を示すタイミング・チャート、第６図は、
第１図中のパタン壷メモリ４のアドレス空間を示す図、
第４図は、第１図中のスタート・アドレス・レジスタを
省略した実施例を示す回路図である。 １・・・サイクル・アドレス・レジスタ、２・・・エン
ド・アドレス・レジスタ、６・・・アドレス・カウンタ
、４・・・バタン−メモリ、５・・・コン７くレータ、
６・・・ロード・アドレス・セレクタ、７・、・ロード
信号セレクタ、Ｂ・・・スタート働アドレスーレジスタ
。 第１図 茗２図

Claims (1)

1. 【特許請求の範囲】 １、　ディジタルデータパタンを発生するパタン発生器
   において、発生するパタンを記憶するメモリと、該メモ
   リ内のパタンの先頭アドレスを格納する矛１のレジスタ
   と、最終アドレスを格納する矛２のレジスタと、くり返
   し先頭アドレスを格納する矛３のレジスタと、前記メモ
   リの送出アドレスを示すカウンタと、該カウンタを矛１
   のレジスタの値に初期設定し、前記メモリ内の１アドレ
   ス分のデータを送出する毎に前記カウンタを歩進し、前
   記矛２のレジスタと前記カウンタの値が一致すると前記
   カウンタの値を矛３のレジスタの値に再設定する制御回
   路とを有することを特徴とするサイクリックバタン発生
   方式。 ２、　前記矛１のレジスタと前記カウンタを共用したこ
   とを特徴とする特許請求の範囲矛１項記戦のサイクリッ
   クバタン発生方式。