JPS5835646A - 中央処理システムの動作解析装置 - Google Patents
中央処理システムの動作解析装置Info
- Publication number
- JPS5835646A JPS5835646A JP56133533A JP13353381A JPS5835646A JP S5835646 A JPS5835646 A JP S5835646A JP 56133533 A JP56133533 A JP 56133533A JP 13353381 A JP13353381 A JP 13353381A JP S5835646 A JPS5835646 A JP S5835646A
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- analyzing
- clock frequency
- address
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は中央処理システムの動作解析装置に関する。
従来この種の中央処理システムの動作解析装置において
社中央処理装置（以下ＣＰＵと称す）の動作を監視する
為のハードウェアと監視結果を分析する為のソフトウェ
アから構成さｎているが。
社中央処理装置（以下ＣＰＵと称す）の動作を監視する
為のハードウェアと監視結果を分析する為のソフトウェ
アから構成さｎているが。
ＣＰＵの動作を監視する為には高速動作が要求さｎ１分
析はかなりの処理量を要求さｎるという事から前−者は
ハードウェアにより後者はソフトウェアにより実現さｎ
ていた。すなわちハードウェアにより解析の為のデータ
を蓄積し、そｎを後で解析するという方法を取っていた
。従って蓄積するデータ量によって解析できる内容が限
らｎてしまう欠点があった。
析はかなりの処理量を要求さｎるという事から前−者は
ハードウェアにより後者はソフトウェアにより実現さｎ
ていた。すなわちハードウェアにより解析の為のデータ
を蓄積し、そｎを後で解析するという方法を取っていた
。従って蓄積するデータ量によって解析できる内容が限
らｎてしまう欠点があった。
本発明は動作解析対象のＣＰＵに与えるクロ。
りを制御して解析に必要な時間を作り出しＣＰＵの動作
と同時に解析を行なう方法を取る事により上記欠点を解
決した装置を提供するものである。
と同時に解析を行なう方法を取る事により上記欠点を解
決した装置を提供するものである。
本発明によると中央処理システムのパスラインに接続し
てシステムの動作を解析する装置において、動作解析を
開始するアドレスを検出すると中央処理装置に与えるク
ロ、りの周波数を下げるか。
てシステムの動作を解析する装置において、動作解析を
開始するアドレスを検出すると中央処理装置に与えるク
ロ、りの周波数を下げるか。
または一時停止させる手段、および制御信号、データバ
ス、およびアドレスバスの内容を読込む為の手段を有し
読込だ情報からシステムの動作を解析する事を特徴とす
る中央処理システムの動作解析装置が得らｎる。
ス、およびアドレスバスの内容を読込む為の手段を有し
読込だ情報からシステムの動作を解析する事を特徴とす
る中央処理システムの動作解析装置が得らｎる。
すなわちＣＰＵはクロックに同期して動作するのでクロ
、り周波数を下げるか、あるいは一時停止するとＣＰＵ
の動作が低速にあるいは停止する。
、り周波数を下げるか、あるいは一時停止するとＣＰＵ
の動作が低速にあるいは停止する。
そこでＣＰＵの動作と同時に解析を行なう事が可能とな
る。
る。
次に本発明の実施例について図面を参照して説尋Φ七す
奪呻→とパスラインＢＬとよりなる。また２は本発明に
係る動作解析装置で監視部３と解析部４とよりなる。更
に監視部はアドレスバスの監視をするＡＢＳ、制御信号
を魁視するＣＢＳ。
奪呻→とパスラインＢＬとよりなる。また２は本発明に
係る動作解析装置で監視部３と解析部４とよりなる。更
に監視部はアドレスバスの監視をするＡＢＳ、制御信号
を魁視するＣＢＳ。
データバスを監視するＤＢＳおよびクロ、りを発生する
ＣＬＫより成る。また解析部はＣＰＵ、メモリーＭＥＭ
、表示装置ＤＩＳＰおよび電鍵部ＫＥＹにより構成さｎ
る。
ＣＬＫより成る。また解析部はＣＰＵ、メモリーＭＥＭ
、表示装置ＤＩＳＰおよび電鍵部ＫＥＹにより構成さｎ
る。
動作解析対象システムｌにこの動作解析装置２を接ぎ込
み動作を開始させると最初は正常な周波数でＣＬＫより
クロックを供給する。ＡＢＳはアドレスバスの状態を監
視して解析を開始するアドレスがアドレスバスに表われ
るのを待つ。この時。
み動作を開始させると最初は正常な周波数でＣＬＫより
クロックを供給する。ＡＢＳはアドレスバスの状態を監
視して解析を開始するアドレスがアドレスバスに表われ
るのを待つ。この時。
ＣＢＳが監視している制御信号をサンプリング信号とし
て使用する。解析開始のアドレスは解析部４よりデータ
としてＡＢＳに書き込ｉｎる。
て使用する。解析開始のアドレスは解析部４よりデータ
としてＡＢＳに書き込ｉｎる。
ＡＢＳが解析開始のアドレスを検出するとＣＬＫに信号
を送りクロ、り周波数を下げる。同時に解析開始の表示
を出す。解析部４はＡＢＳを監視しており、解析開始の
表示を見つけるとＡＢＳ、ＣＢＳ。
を送りクロ、り周波数を下げる。同時に解析開始の表示
を出す。解析部４はＡＢＳを監視しており、解析開始の
表示を見つけるとＡＢＳ、ＣＢＳ。
Ｄ ）３ Ｓの各ユニッ）ｔ−通してアドレスバス、コ
ントロールバス、データバスの内容を読込み解析をする
。解析動作は解析部４のソフトフェアによ多行なわｎる
ので比較的遅い。従ってこの時は解析動作が充分に追従
できる早さまでクロック周波数を下げておく必要がある
。解析動作を終了するアドレスに達した事を解析部４が
検出するとＣＬＫにクロ、り周波数を元に戻す信号を送
出する。そｎによりＣＰＵは正常動作に戻る。この様に
して解析した結果はメモＩ）ＭＥＭＫ蓄積し表示装置Ｄ
ＩＳＰに表示する。また解析の開始、終了アドレスの設
定等は電鍵部ＫＥＹにより行なう。
ントロールバス、データバスの内容を読込み解析をする
。解析動作は解析部４のソフトフェアによ多行なわｎる
ので比較的遅い。従ってこの時は解析動作が充分に追従
できる早さまでクロック周波数を下げておく必要がある
。解析動作を終了するアドレスに達した事を解析部４が
検出するとＣＬＫにクロ、り周波数を元に戻す信号を送
出する。そｎによりＣＰＵは正常動作に戻る。この様に
して解析した結果はメモＩ）ＭＥＭＫ蓄積し表示装置Ｄ
ＩＳＰに表示する。また解析の開始、終了アドレスの設
定等は電鍵部ＫＥＹにより行なう。
本実施例では監視部３での情報蓄積を行なわないので監
視部３のバードウェア量が小さくなる。
視部３のバードウェア量が小さくなる。
また解析結果を蓄積するので蓄積する情報量が必要最、
Ｊ−限となり解析部４のハードウェア量が小さくなる。
Ｊ−限となり解析部４のハードウェア量が小さくなる。
解析の内容も一般的には命令コードの分析、アドレス情
報の蓄積等しか行なわｎていないが、本実施例ではソフ
トウェアにより解析を行なうのでアドレスからラベル（
Ｉ＃定のアドレスに対して付けらｎた仮の名称）への変
換、レジスタの内容の表示、特定アドレスの通過回数の
カウント等の機能を容易に付加できる効果がある。
報の蓄積等しか行なわｎていないが、本実施例ではソフ
トウェアにより解析を行なうのでアドレスからラベル（
Ｉ＃定のアドレスに対して付けらｎた仮の名称）への変
換、レジスタの内容の表示、特定アドレスの通過回数の
カウント等の機能を容易に付加できる効果がある。
淘本実施例ではクロック周波数を下げる方式を採用して
いるが、解析を開始するとクロックを停止して、ｌ動作
周期の解析が終わるとクロ、りを再び出力する動作をく
シ返えす方式でも同様の効果がある。
いるが、解析を開始するとクロックを停止して、ｌ動作
周期の解析が終わるとクロ、りを再び出力する動作をく
シ返えす方式でも同様の効果がある。
本発明ではＣＰＵの動作が遅くなる事は避けらｎないが
解析の開始、終了アドレスを決定しその間だけクロ、り
を下げる方式とすｎば影響を最小のものにできる。また
動作遅れが問題になる場合は実際上少ないものと考えら
扛る。
解析の開始、終了アドレスを決定しその間だけクロ、り
を下げる方式とすｎば影響を最小のものにできる。また
動作遅れが問題になる場合は実際上少ないものと考えら
扛る。
本発明は以上説明したように解析動作中ＣＰＵに与える
クロック周波数を下げるかまたは一時停止させる事によ
りソフトウェアによる解析を可能としたので監視部のハ
ードウェアが小さくなり解析の内容も細かくする事が可
能となる効果がある。
クロック周波数を下げるかまたは一時停止させる事によ
りソフトウェアによる解析を可能としたので監視部のハ
ードウェアが小さくなり解析の内容も細かくする事が可
能となる効果がある。
第１図は本発明の一実施例を示すブロック図である。
ＣＰＵ・・・・・・中央処理装置、ＣＬＫ・・・・・・
クロ、り発生器、ＡＢＳ・・・・アドレスバス監視部、
ＣＢＳ・・・・・・制御信号監視部％ＤＢＳ・・・・・
・データバス監視部、ＭＥＭ・・・・・・メモＩＪ−，
ＫＥＹ・・・・・・電鍵部、ＤＩＳＰ・・・・・・表示
部。
クロ、り発生器、ＡＢＳ・・・・アドレスバス監視部、
ＣＢＳ・・・・・・制御信号監視部％ＤＢＳ・・・・・
・データバス監視部、ＭＥＭ・・・・・・メモＩＪ−，
ＫＥＹ・・・・・・電鍵部、ＤＩＳＰ・・・・・・表示
部。
Claims (1)
- 中央処理システムのパスラインに接続してシステムの動
作を解析する装置において、動作解析を開始するアドレ
スを検出すると中央処理装置に与えるクロ、りの周波数
を下げるかまたは一時停止させる手段、および制御信号
、データバス、およ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56133533A JPS5835646A (ja) | 1981-08-26 | 1981-08-26 | 中央処理システムの動作解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56133533A JPS5835646A (ja) | 1981-08-26 | 1981-08-26 | 中央処理システムの動作解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835646A true JPS5835646A (ja) | 1983-03-02 |
Family
ID=15107024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56133533A Pending JPS5835646A (ja) | 1981-08-26 | 1981-08-26 | 中央処理システムの動作解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270951A (ja) * | 1985-09-24 | 1987-04-01 | Nec Corp | 情報履歴記憶方式 |
| JPH03152634A (ja) * | 1989-11-09 | 1991-06-28 | Oki Electric Ind Co Ltd | デバッグ装置 |
-
1981
- 1981-08-26 JP JP56133533A patent/JPS5835646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270951A (ja) * | 1985-09-24 | 1987-04-01 | Nec Corp | 情報履歴記憶方式 |
| JPH03152634A (ja) * | 1989-11-09 | 1991-06-28 | Oki Electric Ind Co Ltd | デバッグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5835646A (ja) | 中央処理システムの動作解析装置 | |
| JPS6137082Y2 (ja) | ||
| JPS5939783B2 (ja) | 論理状態追跡装置 | |
| JPS60262243A (ja) | 高速演算装置 | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| JP2990099B2 (ja) | トレースバッファ制御方式 | |
| JP3230474B2 (ja) | クロック・サイクル表示機能付き波形表示装置 | |
| JPS59189459A (ja) | マイクロプロセツサシステムの動作解析装置 | |
| JPH02208785A (ja) | バス・モニタ・内蔵形の１チップ・マイクロプロセッサ | |
| JPS61270954A (ja) | 回線監視装置 | |
| JPH05312837A (ja) | 波形表示方法及びその装置 | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| JP2786033B2 (ja) | 時間測定装置 | |
| JPH05173846A (ja) | 障害解析情報トレース方法 | |
| JPS6141181A (ja) | 表示装置 | |
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPS60143389A (ja) | イメ−ジデ−タ制御方式 | |
| JPS61200583A (ja) | 表示処理装置 | |
| JPH02307065A (ja) | 波形表示装置 | |
| JPH0573260A (ja) | アクセス切替方法 | |
| JPH08328894A (ja) | トレース型論理解析装置の情報記憶装置およびその情報記憶方法 | |
| JPH05158841A (ja) | 通信制御装置 | |
| JPH01134639A (ja) | トレース停止制御方式 | |
| JPH01226085A (ja) | 画像処理装置 |