JPH0359629B2 - - Google Patents
Info
- Publication number
- JPH0359629B2 JPH0359629B2 JP57113212A JP11321282A JPH0359629B2 JP H0359629 B2 JPH0359629 B2 JP H0359629B2 JP 57113212 A JP57113212 A JP 57113212A JP 11321282 A JP11321282 A JP 11321282A JP H0359629 B2 JPH0359629 B2 JP H0359629B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- trap
- output
- comb filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
本発明は、帯域通過型1Hデイレイラインを用
いて、映像信号から輝度信号とクロマ信号を分離
するくし型フイルタ回路に関し、特にくし型フイ
ルタ回路のオン制御時に取り出した輝度信号に対
する帯域補償と、くし型フイルタ回路のオフ制御
時に輝度信号系に流れ込むクロマ信号を阻止する
両機能を兼ね備えるトラツプ回路を有するくし型
フイルタ回路に関するものである。 テレビジヨン受像機においては、映像信号から
輝度信号とクロマ信号を分離する分離回路が設け
られており、この分離回路部分には一般にくし型
フイルタ回路が使用されている。そして、このく
し型フイルタ回路は、映像信号を1H時間遅延す
る帯域通過型の1Hデイレイラインの出力信号を
映像信号に加減算することによつて、輝度信号と
クロマ信号の分離を行つている。 この場合、マイクロコピユータから出力される
表示出力信号等のように、インターリービングさ
れていない信号を扱うに際しては、くし型フイル
タ回路をオフさせている。
いて、映像信号から輝度信号とクロマ信号を分離
するくし型フイルタ回路に関し、特にくし型フイ
ルタ回路のオン制御時に取り出した輝度信号に対
する帯域補償と、くし型フイルタ回路のオフ制御
時に輝度信号系に流れ込むクロマ信号を阻止する
両機能を兼ね備えるトラツプ回路を有するくし型
フイルタ回路に関するものである。 テレビジヨン受像機においては、映像信号から
輝度信号とクロマ信号を分離する分離回路が設け
られており、この分離回路部分には一般にくし型
フイルタ回路が使用されている。そして、このく
し型フイルタ回路は、映像信号を1H時間遅延す
る帯域通過型の1Hデイレイラインの出力信号を
映像信号に加減算することによつて、輝度信号と
クロマ信号の分離を行つている。 この場合、マイクロコピユータから出力される
表示出力信号等のように、インターリービングさ
れていない信号を扱うに際しては、くし型フイル
タ回路をオフさせている。
しかしながら、上記構成によるくし型フイルタ
回路においては、くし型フイルタがオンの状態に
おいては、分離された輝度信号中のクロマ信号成
分帯域のレベルが他の帯域成分レベルに比較して
大きなものとなつてしまう。このために、係る輝
度信号系にこの輝度信号に対する帯域補償を行う
回路が必要になる。また、インターリービングさ
れていない信号を扱う場合には、くし型フイルタ
回路をオフにして使用することから、クロマ信号
が輝度信号系にそのまま流れ込むことになる。従
つて、このクロマ信号を阻止するためには、輝度
信号系に更にクロマ信号用のトラツプ回路を設け
ることが必要となつて、回路が複雑化される問題
点を有している。 従つて、本発明による目的は、上記問題点を解
消するために輝度信号系にくし型フイルタのオン
時における輝度信号に対する帯域補償機能と、く
し型フイルタのオフ時におけるクロマ信号に対す
るトラツプ機能とを兼ね備えたトラツプ回路を設
けて、回路を大幅に簡略化したくし型フイルタ回
路を提供することである。
回路においては、くし型フイルタがオンの状態に
おいては、分離された輝度信号中のクロマ信号成
分帯域のレベルが他の帯域成分レベルに比較して
大きなものとなつてしまう。このために、係る輝
度信号系にこの輝度信号に対する帯域補償を行う
回路が必要になる。また、インターリービングさ
れていない信号を扱う場合には、くし型フイルタ
回路をオフにして使用することから、クロマ信号
が輝度信号系にそのまま流れ込むことになる。従
つて、このクロマ信号を阻止するためには、輝度
信号系に更にクロマ信号用のトラツプ回路を設け
ることが必要となつて、回路が複雑化される問題
点を有している。 従つて、本発明による目的は、上記問題点を解
消するために輝度信号系にくし型フイルタのオン
時における輝度信号に対する帯域補償機能と、く
し型フイルタのオフ時におけるクロマ信号に対す
るトラツプ機能とを兼ね備えたトラツプ回路を設
けて、回路を大幅に簡略化したくし型フイルタ回
路を提供することである。
本発明によるくし型フイルタ回路は、輝度信号
系に減衰量制御抵抗を有するトラツプ回路を設
け、くし型フイルタのオン時には加算回路から出
力されてビデオプロセス系に供給される前記輝度
の帯域を２分したクロマ信号が含まれる高域の信
号レベルを減衰量制御抵抗によつて規定されるレ
ベルにまで下げて他の信号成分帯域のレベルに近
似させることにより輝度信号の全帯域における信
号レベルを均一化させて帯域補償を行い、くし型
フイルタのオフ時には前記トラツプ回路に設けら
れている前記減衰量制御抵抗の抵抗値を大きく変
えて、輝度信号帯域の高域部分における減衰量を
大幅に増大させることにより輝度信号系に流れ込
むクロマ信号をトラツプするものである。
系に減衰量制御抵抗を有するトラツプ回路を設
け、くし型フイルタのオン時には加算回路から出
力されてビデオプロセス系に供給される前記輝度
の帯域を２分したクロマ信号が含まれる高域の信
号レベルを減衰量制御抵抗によつて規定されるレ
ベルにまで下げて他の信号成分帯域のレベルに近
似させることにより輝度信号の全帯域における信
号レベルを均一化させて帯域補償を行い、くし型
フイルタのオフ時には前記トラツプ回路に設けら
れている前記減衰量制御抵抗の抵抗値を大きく変
えて、輝度信号帯域の高域部分における減衰量を
大幅に増大させることにより輝度信号系に流れ込
むクロマ信号をトラツプするものである。
このように構成されたくし型フイルタ回路に於
いては、トラツプ回路をくし型フイルタのオン時
には輝度信号に対する帯域補償回路として使用
し、くし型フイルタのオフ時には輝度信号系への
クロマ信号の流入阻止回路として利用するところ
が可能になり、これに伴つて回路の大幅な簡素化
が図れることになる。
いては、トラツプ回路をくし型フイルタのオン時
には輝度信号に対する帯域補償回路として使用
し、くし型フイルタのオフ時には輝度信号系への
クロマ信号の流入阻止回路として利用するところ
が可能になり、これに伴つて回路の大幅な簡素化
が図れることになる。
第１図は本発明によるくし型フイルタ回路の一
実施例を示す回路図である。同図において、１は
図示しない映像増幅回路から供給される映像信号
を分岐する映像信号分岐回路、２は映像信号分岐
回路１から出力される映像信号を１水平走査期間
（1H）にわたつて遅延させる帯域通過の第１遅延
回路、３はくし型フイルタの動作をオン・オフ制
御する切換スイツチ、４は切換スイツチ３の出力
信号によつて制御される第１スイツチ回路であつ
て、第１遅延回路２の出力信号をオン・オフ制御
する。５は切換スイツチ３の出力信号によつて制
御される第２スイツチ回路であつて、第１遅延回
路２の出力信号をオン・オフ制御する。５は映像
信号分岐回路１から出力される映像信号から、第
１スイツチ回路４を介して供給される第１遅延回
路２の出力信号を減算する減算回路であつて、そ
の出力信号はバンドパスフイルタ７を介してクロ
マ信号Ｃとして図示しないクロマプロセス回路に
供給される。８は映像信号分岐回路１から出力さ
れる映像信号に、第２スイツチ回路を介して供給
される第１遅延回路２の出力信号を加算する加算
回路、９は加算回路８の出力側に設けられて、輝
度信号に対する帯域補償およびクロマ信号に対す
るトラツプを行うトラツプ回路、１０はトラツプ
回路９を制御するトラツプ制御回路としてのトラ
ツプ制御スイツチ、１１はトラツプ回路９の出力
信号を遅延させて、他の信号との位相合わせを行
う第２遅延回路であつて、その出力信号は図示し
ないビデオプロセス回路に輝度信号Ｙとして供給
される。 このように構成されたくし型フイルタ回路に於
いて、切換スイツチ３をオンにセツトすると、第
１、第２スイツチ回路４，５がオンされる。この
状態に於いて、図示しない映像増幅回路から映像
信号が供給されると、映像信号分岐回路１がこの
映像信号を分岐してその一部を第１遅延回路２に
供給する。第１遅延回路２は、入力される映像信
号を1H期間にわたつて遅延した後に第１、第２
スイツチ回路４，５を介して減算回路６および加
算回路８に供給する。この場合、減算回路６には
映像信号分岐回路１から映像信号が供給されてい
るため、その両信号の差分が出力され、この出力
信号はバンドパスフイルタ７を介してクロマ信号
Ｃとして図示しないクロマプロセス回路に供給さ
れる。一方、加算回路８は、映像信号分岐回路１
から供給される映像信号と第２スイツチ回路５を
介して供給される第１遅延回路２の出力信号を加
算して出力しており、この加算出力信号が輝度信
号となる。 ここで、上述したクロマ信号および輝度信号の
分離原理を第３図を使用して説明する。先ず、輝
度信号帯域を分割して、低域信号YLと、高域信
号YHに分けて表すと、Ｙ＝YL＋YHとして表され
ることになる。また、クロマ信号をＣとすると、
映像信号分岐回路１に入力される映像信号は、
YL＋YH＋Ｃとして表されることになり、YHに
3.58MHのクロマ信号帯域が含まれることにな
る。そして、この映像信号分岐回路１は入力信号
をただ単に分岐するのみであるために、その出力
信号もYL＋YH＋Ｃとなる。 一方、YL＋YH＋Ｃとして表される映像信号分
岐回路１の出力信号が、第１遅延回路２を通過す
ると、輝度信号における低周波数成分としての
YLが大きく減衰されて略無視されるととに、ク
ロマ信号Ｃの位相が反転することから、その出力
信号YH−Ｃとなる。 次に、減算回路６に於いては、映像信号分岐回
路１から出力される信号YL＋YH＋Ｃから第１遅
延回路２の出力信号YH−Ｃを減算することから、
その出力信号は（YL＋YH＋Ｃ）−（YH−Ｃ）＝YL
＋2CTCとなつて、ドツト妨害を起こすYH成分が
除去されると共に、輝度信号YLに対して２倍の
レベルを有するクロマ信号Ｃが出力されることに
なる。従つて、この減算回路６の出力信号をフイ
ルタに通すことにより、クロマ信号Ｃのみが取り
出されることになる。 また、加算回路８においては、映像信号分岐回
路１から出力される信号YL＋YH＋Ｃに、第１遅
延回路２の出力信号YH−Ｃを加算することから、
その出力信号は（YL＋YH＋Ｃ）＋（YH−Ｃ）＝YL
＋2YHとなつて、輝度信号成分が分離されること
になる。しかし、輝度信号YLに対して輝度信号
YHのレベルが２倍となつてしまうことになる。
ここで、係るYLとYHのアンバランスを解消する
のがトラツプ回路９における帯域補償機能であ
る。つまり、加算回路８の出力側にはトラツプ回
路９が設けられており、切換スイツチ３のオン時
には、トラツプ回路制御用のトラツプ制御スイツ
チ１０がオンされている。従つて、トラツプ回路
９はYHの帯域に対して、その内部に設けられて
いる図示しないトラツプ減衰抵抗によつて規制さ
れた減衰量、つまり2YHのレベルを略半減させて
YLのレベルに合わせる減衰制御が加えられて帯
域補償が行われる。 このようにして帯域補償が加えられた輝度信号
Ｙは、第１図に示す第２遅延回路１１に於いて、
他の信号との位相合わせが行われた後に、図示し
ないビデオプロセス回路に供給される。 次に、インターリーブされていない、例えばマ
イクロコンピユータから出力される表示出力信号
を扱う場合には、先ず切換スイツチ３にオフに設
定する。切換スイツチ３がオフに設定されると、
第１、第２スイツチ回路４，５がオフされること
から、第１遅延回路２から減算回路６および加算
回路８への信号供給が断となる。従つて、くし型
フイルタとしての動作が停止さることから、加算
回路８は映像信号分岐回路１から出力される映像
信号をそのままトラツプ回路９に供給することに
なる。 トラツプ制御スイツチ１０は切換スイツチ３の
オフ時にオン制御されるように構成されており、
オン制御されるとトラツプ回路９に設けられてい
る図示しない減衰量制御抵抗の抵抗値を大きく変
化させて、つまりこの場合には減衰量制御抵抗の
両端間を短絡させて、YH帯域に対する減衰量を
最大にしている。ここで、クロマ信号ＣはYH帯
域に含まれることから、くし型フイルタの不動作
時に加算回路８を介して輝度信号系に流れ込もう
とするクロマ信号は、このトラツプ回路９に於い
て大きく減衰されて十分なトラツプ効果が得られ
ることになる。つまり、トラツプ回路９はYH帯
域に対して、減衰量制御抵抗によつて規定される
減衰を加えるとにより輝度信号Ｙに対する帯域補
償を行う機能と、減衰量制御抵抗による減衰制御
量を最大として、YH帯域に含まれるクロマ信号
のトラツプを行うトラツプ機能とを有することに
なる。 従つて、上記構成によるくし型フイルタ回路に
於いては、切換スイツチ３のオン時には第１、第
２スイツチ回路４，５がオンされることから、全
体がくし型フイルタとして機能することにより、
映像信号から輝度信号とクロマ信号の分離が行え
ると共に、トラツプ回路９のYH帯域に対する減
衰量が減衰量制御抵抗による設定値に制御され
て、輝度信号Ｙに対する帯域補償として機能する
ことになる。また、切換スイツチ３をオフにセツ
トすると、くし型フイルタとしての機能が停止さ
れると共に、トラツプ制御スイツチ１０がトラツ
プ回路９に設けられている減衰量制御抵抗を短
絡、つまり減衰制御量が最大となるように制御し
て、クロマ信号に対するトラツプとして作動する
ために、トラツプ回路９が帯域補償回路とトラツ
プ回路に兼用されることになる。 第２図は第１図に示すブロツク図を具体的した
回路図である。同図において、映像信号分岐回路
１は、映像信号を増幅するトランジスタ１２を有
しており、その出力信号を抵抗１３，１４によつ
て分割することにより、加・減算用の映像信号Ａ
と、1Hデイレイ用の映像信号Ｂを取り出してい
る。第１遅延回路２は、1Hの遅延素子１５と、
その出力側に設けられた抵抗１６と、コンデンサ
１７と、位相調整用コイル１８とによつて構成さ
れている。切換スイツチ３は、そのスライド片を
手動により電源＋Ｂ側にスライドさせると、第
１、第２スイツチ回路４，５がオフに制御される
ことから、くし型フイルタとしての機能が停止さ
れる。また、切換スイツチ３のスライド片をアー
ス側にスライドさせると、第１、第２スイツチ回
路４，５がオンに制御されることから、くし型フ
イルタが本来の機能を発揮することになる。 これは、第１、第２スイツチ回路４，５が１個
のトランジスタ１９によつて兼用されていて、こ
のトランジスタ１９が切換スイツチ３の出力信号
によつてオンされると、第１遅延回路２の出力信
号がコンデンサ２１を介してアースに落とされる
ように構成されているためである。 次に、減算回路６と加算回路８は、差動回路を
構成するトランジスタ２２，２３と、抵抗２４〜
２８と、位相調整用の可変抵抗器２９とによつて
構成されており、トランジスタ２２は映像信号分
岐回路１を構成するトランジスタ１２によつて増
幅された映像信号Ａをコレクタ入力とし、かつ第
１遅延回路２の出力をベース入力としている。従
つて、トランジスタ２２のエミツタからは、映像
信号が第１遅延回路２の出力信号を減算した前記
YL＋2Cなる信号が出力されることになる。そし
て、このトランジスタ２２のエミツタ出力信号
は、バンドパスフイルタ７において前述したよう
に、YL成分が除去されることにより、クロマ信
号Ｃのみが取り出されて、図示しないクロマプロ
セス回路に供給されることになる。また、トラン
ジスタ２３は映像信号分岐回路１の出力信号をコ
レクタ入力としており、またトランジスタ２３は
第１遅延回路２の出力信号をベース入力としてい
るため、そのコレクタ出力信号は、前述したよう
に映像信号に第１遅延回路２の出力信号を加算し
たYL＋2YHなる信号として出力されることにな
る。 次に、トラツプ回路９は加算回路８の出力端と
アース間に接続されたコイル３０、コンデンサ３
１および減衰量制御抵抗３２の直列体によつて構
成されている。そして、このトラツプ回路９は、
コイル３０とコンデンサ３１とによつてフイルタ
を構成しており、このフイルタの通過帯域が前記
YH帯域に設定されている。従つて、加算回路８
から供給される前記YL＋2YHなる信号は、その
YH帯域成分のみがこのフイルタ部分を介し、か
つ減衰量制御抵抗３２を介してアースに落とされ
ることになる。ここで、減衰量制御抵抗３２の値
をYH帯域の信号レベルが半減するように選定す
ると、YL＋2YHとして表される加算出力信号は、
YL＋YHに修正されて輝度信号の帯域特性を平均
化する帯域補償が行えることになり、これがくし
型フイルタが機能している状態におけるトラツプ
回路９の帯域補償動作となる。そして、このよう
にして帯域補償が加えられた輝度信号は、位相合
わせ用の第２遅延回路１１を介してビデオプロセ
ス回路に供給されるとになる。 次に、トラツプ制御スイツチ１０は、トラツプ
回路９を構成する減衰量制御抵抗３２に対して並
列に接続され、かつ切換スイツチ３の制御出力信
号によつて動作するトランジスタ３３によつて構
成されている。 ここで、切換スイツチ３がオフにセツトされて
くし型フイルタの機能が停止されると、この切換
スイツチ３の出力信号によつてトランジスタ３３
がオンされて、トラツプ回路９を構成する減衰量
制御抵抗３２の両端間がシヨートされて、減衰量
制御抵抗３２による減衰量が最大となるように制
御される。この結果、トラツプ回路９における
YH帯域の減衰量が最大となるように設定される
ことになる。 ここで、切換スイツチ３がオフにセツトされて
くし型フイルタ機能が停止されている状態におい
ては、前述したように映像信号分岐回路１から供
給される映像信号がそのまま加算回路８を介して
トラツプ回路９に供給されることになる。しか
し、この場合に於いては、トラツプ回路９がYH
帯域の信号成分を最大限に減衰させる状態となつ
ていることから、YHと等しいクロマ信号Ｃが大
きく減衰されて、第２遅延回路１１を介してビデ
オプロセス回路に向かおうとするクロマ信号Ｃが
トラツプされることになる。 従つて、トラツプ回路９は、切換スイツチ２に
よりくし型フイルタが機能している場合には、輝
度信号に対する帯域補償回路として働き、切換ス
イツチ２によりくし型フイルタの機能が停止され
ている場合には、クロマ信号が輝度信号系に流れ
込むのを阻止するトラツプ回路として機能するこ
とになる。
実施例を示す回路図である。同図において、１は
図示しない映像増幅回路から供給される映像信号
を分岐する映像信号分岐回路、２は映像信号分岐
回路１から出力される映像信号を１水平走査期間
（1H）にわたつて遅延させる帯域通過の第１遅延
回路、３はくし型フイルタの動作をオン・オフ制
御する切換スイツチ、４は切換スイツチ３の出力
信号によつて制御される第１スイツチ回路であつ
て、第１遅延回路２の出力信号をオン・オフ制御
する。５は切換スイツチ３の出力信号によつて制
御される第２スイツチ回路であつて、第１遅延回
路２の出力信号をオン・オフ制御する。５は映像
信号分岐回路１から出力される映像信号から、第
１スイツチ回路４を介して供給される第１遅延回
路２の出力信号を減算する減算回路であつて、そ
の出力信号はバンドパスフイルタ７を介してクロ
マ信号Ｃとして図示しないクロマプロセス回路に
供給される。８は映像信号分岐回路１から出力さ
れる映像信号に、第２スイツチ回路を介して供給
される第１遅延回路２の出力信号を加算する加算
回路、９は加算回路８の出力側に設けられて、輝
度信号に対する帯域補償およびクロマ信号に対す
るトラツプを行うトラツプ回路、１０はトラツプ
回路９を制御するトラツプ制御回路としてのトラ
ツプ制御スイツチ、１１はトラツプ回路９の出力
信号を遅延させて、他の信号との位相合わせを行
う第２遅延回路であつて、その出力信号は図示し
ないビデオプロセス回路に輝度信号Ｙとして供給
される。 このように構成されたくし型フイルタ回路に於
いて、切換スイツチ３をオンにセツトすると、第
１、第２スイツチ回路４，５がオンされる。この
状態に於いて、図示しない映像増幅回路から映像
信号が供給されると、映像信号分岐回路１がこの
映像信号を分岐してその一部を第１遅延回路２に
供給する。第１遅延回路２は、入力される映像信
号を1H期間にわたつて遅延した後に第１、第２
スイツチ回路４，５を介して減算回路６および加
算回路８に供給する。この場合、減算回路６には
映像信号分岐回路１から映像信号が供給されてい
るため、その両信号の差分が出力され、この出力
信号はバンドパスフイルタ７を介してクロマ信号
Ｃとして図示しないクロマプロセス回路に供給さ
れる。一方、加算回路８は、映像信号分岐回路１
から供給される映像信号と第２スイツチ回路５を
介して供給される第１遅延回路２の出力信号を加
算して出力しており、この加算出力信号が輝度信
号となる。 ここで、上述したクロマ信号および輝度信号の
分離原理を第３図を使用して説明する。先ず、輝
度信号帯域を分割して、低域信号YLと、高域信
号YHに分けて表すと、Ｙ＝YL＋YHとして表され
ることになる。また、クロマ信号をＣとすると、
映像信号分岐回路１に入力される映像信号は、
YL＋YH＋Ｃとして表されることになり、YHに
3.58MHのクロマ信号帯域が含まれることにな
る。そして、この映像信号分岐回路１は入力信号
をただ単に分岐するのみであるために、その出力
信号もYL＋YH＋Ｃとなる。 一方、YL＋YH＋Ｃとして表される映像信号分
岐回路１の出力信号が、第１遅延回路２を通過す
ると、輝度信号における低周波数成分としての
YLが大きく減衰されて略無視されるととに、ク
ロマ信号Ｃの位相が反転することから、その出力
信号YH−Ｃとなる。 次に、減算回路６に於いては、映像信号分岐回
路１から出力される信号YL＋YH＋Ｃから第１遅
延回路２の出力信号YH−Ｃを減算することから、
その出力信号は（YL＋YH＋Ｃ）−（YH−Ｃ）＝YL
＋2CTCとなつて、ドツト妨害を起こすYH成分が
除去されると共に、輝度信号YLに対して２倍の
レベルを有するクロマ信号Ｃが出力されることに
なる。従つて、この減算回路６の出力信号をフイ
ルタに通すことにより、クロマ信号Ｃのみが取り
出されることになる。 また、加算回路８においては、映像信号分岐回
路１から出力される信号YL＋YH＋Ｃに、第１遅
延回路２の出力信号YH−Ｃを加算することから、
その出力信号は（YL＋YH＋Ｃ）＋（YH−Ｃ）＝YL
＋2YHとなつて、輝度信号成分が分離されること
になる。しかし、輝度信号YLに対して輝度信号
YHのレベルが２倍となつてしまうことになる。
ここで、係るYLとYHのアンバランスを解消する
のがトラツプ回路９における帯域補償機能であ
る。つまり、加算回路８の出力側にはトラツプ回
路９が設けられており、切換スイツチ３のオン時
には、トラツプ回路制御用のトラツプ制御スイツ
チ１０がオンされている。従つて、トラツプ回路
９はYHの帯域に対して、その内部に設けられて
いる図示しないトラツプ減衰抵抗によつて規制さ
れた減衰量、つまり2YHのレベルを略半減させて
YLのレベルに合わせる減衰制御が加えられて帯
域補償が行われる。 このようにして帯域補償が加えられた輝度信号
Ｙは、第１図に示す第２遅延回路１１に於いて、
他の信号との位相合わせが行われた後に、図示し
ないビデオプロセス回路に供給される。 次に、インターリーブされていない、例えばマ
イクロコンピユータから出力される表示出力信号
を扱う場合には、先ず切換スイツチ３にオフに設
定する。切換スイツチ３がオフに設定されると、
第１、第２スイツチ回路４，５がオフされること
から、第１遅延回路２から減算回路６および加算
回路８への信号供給が断となる。従つて、くし型
フイルタとしての動作が停止さることから、加算
回路８は映像信号分岐回路１から出力される映像
信号をそのままトラツプ回路９に供給することに
なる。 トラツプ制御スイツチ１０は切換スイツチ３の
オフ時にオン制御されるように構成されており、
オン制御されるとトラツプ回路９に設けられてい
る図示しない減衰量制御抵抗の抵抗値を大きく変
化させて、つまりこの場合には減衰量制御抵抗の
両端間を短絡させて、YH帯域に対する減衰量を
最大にしている。ここで、クロマ信号ＣはYH帯
域に含まれることから、くし型フイルタの不動作
時に加算回路８を介して輝度信号系に流れ込もう
とするクロマ信号は、このトラツプ回路９に於い
て大きく減衰されて十分なトラツプ効果が得られ
ることになる。つまり、トラツプ回路９はYH帯
域に対して、減衰量制御抵抗によつて規定される
減衰を加えるとにより輝度信号Ｙに対する帯域補
償を行う機能と、減衰量制御抵抗による減衰制御
量を最大として、YH帯域に含まれるクロマ信号
のトラツプを行うトラツプ機能とを有することに
なる。 従つて、上記構成によるくし型フイルタ回路に
於いては、切換スイツチ３のオン時には第１、第
２スイツチ回路４，５がオンされることから、全
体がくし型フイルタとして機能することにより、
映像信号から輝度信号とクロマ信号の分離が行え
ると共に、トラツプ回路９のYH帯域に対する減
衰量が減衰量制御抵抗による設定値に制御され
て、輝度信号Ｙに対する帯域補償として機能する
ことになる。また、切換スイツチ３をオフにセツ
トすると、くし型フイルタとしての機能が停止さ
れると共に、トラツプ制御スイツチ１０がトラツ
プ回路９に設けられている減衰量制御抵抗を短
絡、つまり減衰制御量が最大となるように制御し
て、クロマ信号に対するトラツプとして作動する
ために、トラツプ回路９が帯域補償回路とトラツ
プ回路に兼用されることになる。 第２図は第１図に示すブロツク図を具体的した
回路図である。同図において、映像信号分岐回路
１は、映像信号を増幅するトランジスタ１２を有
しており、その出力信号を抵抗１３，１４によつ
て分割することにより、加・減算用の映像信号Ａ
と、1Hデイレイ用の映像信号Ｂを取り出してい
る。第１遅延回路２は、1Hの遅延素子１５と、
その出力側に設けられた抵抗１６と、コンデンサ
１７と、位相調整用コイル１８とによつて構成さ
れている。切換スイツチ３は、そのスライド片を
手動により電源＋Ｂ側にスライドさせると、第
１、第２スイツチ回路４，５がオフに制御される
ことから、くし型フイルタとしての機能が停止さ
れる。また、切換スイツチ３のスライド片をアー
ス側にスライドさせると、第１、第２スイツチ回
路４，５がオンに制御されることから、くし型フ
イルタが本来の機能を発揮することになる。 これは、第１、第２スイツチ回路４，５が１個
のトランジスタ１９によつて兼用されていて、こ
のトランジスタ１９が切換スイツチ３の出力信号
によつてオンされると、第１遅延回路２の出力信
号がコンデンサ２１を介してアースに落とされる
ように構成されているためである。 次に、減算回路６と加算回路８は、差動回路を
構成するトランジスタ２２，２３と、抵抗２４〜
２８と、位相調整用の可変抵抗器２９とによつて
構成されており、トランジスタ２２は映像信号分
岐回路１を構成するトランジスタ１２によつて増
幅された映像信号Ａをコレクタ入力とし、かつ第
１遅延回路２の出力をベース入力としている。従
つて、トランジスタ２２のエミツタからは、映像
信号が第１遅延回路２の出力信号を減算した前記
YL＋2Cなる信号が出力されることになる。そし
て、このトランジスタ２２のエミツタ出力信号
は、バンドパスフイルタ７において前述したよう
に、YL成分が除去されることにより、クロマ信
号Ｃのみが取り出されて、図示しないクロマプロ
セス回路に供給されることになる。また、トラン
ジスタ２３は映像信号分岐回路１の出力信号をコ
レクタ入力としており、またトランジスタ２３は
第１遅延回路２の出力信号をベース入力としてい
るため、そのコレクタ出力信号は、前述したよう
に映像信号に第１遅延回路２の出力信号を加算し
たYL＋2YHなる信号として出力されることにな
る。 次に、トラツプ回路９は加算回路８の出力端と
アース間に接続されたコイル３０、コンデンサ３
１および減衰量制御抵抗３２の直列体によつて構
成されている。そして、このトラツプ回路９は、
コイル３０とコンデンサ３１とによつてフイルタ
を構成しており、このフイルタの通過帯域が前記
YH帯域に設定されている。従つて、加算回路８
から供給される前記YL＋2YHなる信号は、その
YH帯域成分のみがこのフイルタ部分を介し、か
つ減衰量制御抵抗３２を介してアースに落とされ
ることになる。ここで、減衰量制御抵抗３２の値
をYH帯域の信号レベルが半減するように選定す
ると、YL＋2YHとして表される加算出力信号は、
YL＋YHに修正されて輝度信号の帯域特性を平均
化する帯域補償が行えることになり、これがくし
型フイルタが機能している状態におけるトラツプ
回路９の帯域補償動作となる。そして、このよう
にして帯域補償が加えられた輝度信号は、位相合
わせ用の第２遅延回路１１を介してビデオプロセ
ス回路に供給されるとになる。 次に、トラツプ制御スイツチ１０は、トラツプ
回路９を構成する減衰量制御抵抗３２に対して並
列に接続され、かつ切換スイツチ３の制御出力信
号によつて動作するトランジスタ３３によつて構
成されている。 ここで、切換スイツチ３がオフにセツトされて
くし型フイルタの機能が停止されると、この切換
スイツチ３の出力信号によつてトランジスタ３３
がオンされて、トラツプ回路９を構成する減衰量
制御抵抗３２の両端間がシヨートされて、減衰量
制御抵抗３２による減衰量が最大となるように制
御される。この結果、トラツプ回路９における
YH帯域の減衰量が最大となるように設定される
ことになる。 ここで、切換スイツチ３がオフにセツトされて
くし型フイルタ機能が停止されている状態におい
ては、前述したように映像信号分岐回路１から供
給される映像信号がそのまま加算回路８を介して
トラツプ回路９に供給されることになる。しか
し、この場合に於いては、トラツプ回路９がYH
帯域の信号成分を最大限に減衰させる状態となつ
ていることから、YHと等しいクロマ信号Ｃが大
きく減衰されて、第２遅延回路１１を介してビデ
オプロセス回路に向かおうとするクロマ信号Ｃが
トラツプされることになる。 従つて、トラツプ回路９は、切換スイツチ２に
よりくし型フイルタが機能している場合には、輝
度信号に対する帯域補償回路として働き、切換ス
イツチ２によりくし型フイルタの機能が停止され
ている場合には、クロマ信号が輝度信号系に流れ
込むのを阻止するトラツプ回路として機能するこ
とになる。
【発明の効果】
以上説明したように、本発明によるくし型フイ
ルタ回路は、くし型フイルタの輝度信号系に減衰
量制御抵抗を有するトラツプ回路を設け、くし型
フイルタの機能をオン・オフ制御する信号を用い
て、前記トラツプ回路における減衰量制御抵抗の
値を制御するものであることから、このトラツプ
回路に輝度信号に対する帯域補償作用と、クロマ
信号に対する流入阻止作用を兼ね備えさせること
ができ、これに伴つて回路の大幅な簡略化が図れ
る優れた効果を有する。
ルタ回路は、くし型フイルタの輝度信号系に減衰
量制御抵抗を有するトラツプ回路を設け、くし型
フイルタの機能をオン・オフ制御する信号を用い
て、前記トラツプ回路における減衰量制御抵抗の
値を制御するものであることから、このトラツプ
回路に輝度信号に対する帯域補償作用と、クロマ
信号に対する流入阻止作用を兼ね備えさせること
ができ、これに伴つて回路の大幅な簡略化が図れ
る優れた効果を有する。
第１図は本発明によるくし型フイルタ回路の一
実施例を示すブロツク図、第２図は第１図に示す
ブロツク図の具体例を示す回路図、第３図は第１
図に示すくし型フイルタの動作原理を示す図であ
る。 １は映像信号分岐回路、２は第１遅延回路、３
は切換スイツチ、４，５は第１、第２スイツチ回
路、６は減算回路、７はバンドパスフイルタ、８
は加算回路、９はトラツプ回路、１０はトラツプ
制御スイツチ（トラツプ制御回路）、１１は第２
遅延回路。
実施例を示すブロツク図、第２図は第１図に示す
ブロツク図の具体例を示す回路図、第３図は第１
図に示すくし型フイルタの動作原理を示す図であ
る。 １は映像信号分岐回路、２は第１遅延回路、３
は切換スイツチ、４，５は第１、第２スイツチ回
路、６は減算回路、７はバンドパスフイルタ、８
は加算回路、９はトラツプ回路、１０はトラツプ
制御スイツチ（トラツプ制御回路）、１１は第２
遅延回路。
Claims (1)
- １ 入力される映像信号を１水平走査期間にわた
つて遅延させる遅延回路と、前記映像信号から前
記遅延回路の出力信号を減算することによりクロ
マ信号を取り出す減算回路と、前記映像信号に前
記遅延回路の出力信号を加算することにより輝度
信号を取り出してビデオプロセス系に供給する加
算回路と、この加算回路の出力側に接続されて、
前記遅延回路、減算回路および加算回路によつて
構成されるくし型フイルタのオン・オフ制御を行
う切換スイツチと、この切換スイツチの出力信号
により制御されて前記遅延回路から前記減算回路
と加算回路に供給される遅延信号をオン・オフ制
御するスイツチ回路と、前記切換スイツチの出力
信号により制御されて前記スイツチ回路のオフ時
には前記加算回路から出力されてビデオプロセス
系に供給される前記輝度信号の帯域におけるクロ
マ信号帯域を含む高域側の信号レベルを減衰量制
御抵抗によつて規定されるレベルにまで下げて低
域側の信号レベルに近似させることにより輝度信
号の全帯域における信号レベルを均一化させて帯
域補償を行うトラツプ回路と、前記切換スイツチ
の出力により制御されて、前記くし型フイルタの
オフ時に前記トラツプ回路に設けられている前記
減衰量制御抵抗の抵抗値を大きく変えて、クロマ
信号が含まれる輝度信号の高域側の減衰量を大幅
に増大させることにより輝度信号系に流れ込むク
ロマ信号をトラツプするように制御するトラツプ
制御回路とを備えたことを特徴とするくし型フイ
ルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11321282A JPS594396A (ja) | 1982-06-30 | 1982-06-30 | くし型フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11321282A JPS594396A (ja) | 1982-06-30 | 1982-06-30 | くし型フイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594396A JPS594396A (ja) | 1984-01-11 |
| JPH0359629B2 true JPH0359629B2 (ja) | 1991-09-11 |
Family
ID=14606400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11321282A Granted JPS594396A (ja) | 1982-06-30 | 1982-06-30 | くし型フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594396A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2511885B2 (ja) * | 1986-06-27 | 1996-07-03 | 松下電器産業株式会社 | ノツチフイルタ−のスイツチ回路 |
| JP2727611B2 (ja) * | 1988-12-27 | 1998-03-11 | 松下電器産業株式会社 | フィルタ制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574285A (en) * | 1978-11-30 | 1980-06-04 | Matsushita Electric Ind Co Ltd | Separator for luminance and chroma signal |
-
1982
- 1982-06-30 JP JP11321282A patent/JPS594396A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS594396A (ja) | 1984-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6326018A (ja) | サンプリングされたデータ用バンド・パスろ波方法 | |
| EP0331017B1 (en) | Picture quality adjusting circuit with fir filter for digital processing | |
| US6728381B1 (en) | Noise reducing circuit | |
| US4410864A (en) | Impedance transformation network for a SAW filter | |
| JPH0359629B2 (ja) | ||
| KR20030069813A (ko) | Ｃ／ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스 | |
| US4288811A (en) | Luminance and chrominance signal separation network | |
| CN1052607C (zh) | 装有可变换的色度信号滤波器的电视接收机 | |
| KR0136232B1 (ko) | 휘도 신호/컬러 신호 분리 회로 | |
| JP2579471B2 (ja) | ビデオ信号処理装置 | |
| JPH05207504A (ja) | ビデオ信号処理装置 | |
| US3852523A (en) | Circuit for color television receivers | |
| JP3431224B2 (ja) | 多信号源テレビジョン受信機用輝度信号フィルタ | |
| JP3291738B2 (ja) | ノイズ低減回路 | |
| US4970583A (en) | Combined video processing circuit and image enhancer | |
| GB2062386A (en) | Intercarrier sound separation networks | |
| KR910002240Y1 (ko) | 색도 신호와 휘도 신호의 간섭 방지회로 | |
| JPS6024036Y2 (ja) | トラツプ装置 | |
| JPH11178003A (ja) | Ｓｅｃａｍクロマフィルタ回路 | |
| KR0113721Y1 (ko) | 전하결합소자를 이용한 에코장치 | |
| JPS59112784A (ja) | テレビ受像機 | |
| JPS60111A (ja) | アクテイブバンドパスフイルタ | |
| JPH09233493A (ja) | 映像信号処理回路 | |
| JPH03160883A (ja) | Ｃａｔｖ受信用コンバータ | |
| JPH0210986A (ja) | ノイズリダクション回路 |