JPH0359668B2

JPH0359668B2 -

Info

Publication number: JPH0359668B2
Application number: JP62120312A
Authority: JP
Inventors: Katsuji Shibano
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-05-19
Filing date: 1987-05-19
Publication date: 1991-09-11
Also published as: JPS63287361A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は例えば、スイツチング・レギユレータ
等のインバータの一次側回路に係り、特に変圧器
の一次巻線回路の逆起電力によるスイツチング素
子への過電圧を減少するようにしたインバータの
一次側回路に関するものである。

［従来の技術］従来のインバータの一次側回路の構成を第４図
Ａに、そのタイミング図を第４図Ｂに示す。ここ
で５００はトランジスタ５０１及び５０２をオ
ン・オフ駆動するパルス信号で、トランジスタ５
０１及び５０２のベースに入力されている。いま
パルス信号５００が立上ると（第４図Ｂのタイミ
ングT1）トランジスタ５０１と５０２は同時に
オン状態になり、変圧器５０３の一次巻線５０４
に電流icが流れる。次に、パルス信号５００が立
下るとトランジスタ５０１と５０２は同時にオフ
状態となり（タイミングT2）変圧器５０３の二
次巻線５０５の両端に一次巻線５０４と二次巻線
５０５の巻き数の比に対応した電圧が発生する。

トランジスタ５０１及びトランジスタ５０２が
共にオフ状態のとき、一次巻線５０４に発生した
誘起電圧により、ダイオード５０６、一次巻線５
０４及びダイオード５０７の経路で電源V_iのコモ
ン側からプラス側に向つて電流が流れる。そのと
きダイオード５０６と５０７は導通状態にあるた
め、その両端の電圧は順方向電圧降下分のみとな
り、トランジスタ５０１のエミツタ電位はほぼ
0Vに、トランジスタ５０２のコレクタ電位はほ
ぼ電源電圧値V_iに等しくなる。

［発明が解決しようとする問題点］しかし、トランジスタ５０１と５０２がオフ状
態になつたときの、第４図Ｂの５１０で示したト
ランジスタ５０１と５０２の各極間電圧を、電源
電圧以下に抑えることはむずかしく、少なく一次
側電源電圧の２倍程度の耐電圧を有するスイツチ
ング素子を用いなければならなかつた。

従つてこのような耐電圧の高いトランジスタ等
を用いてインバータの一次側回路を構成すると、
コスト高に加え、パワーロスが大きくなつて電源
の効率が低下したり、スイツチングの速度が低下
する等の問題があつた。

本発明は上記従来例に鑑みなされたもので、イ
ンバータの一次側のスイツチング素子として、少
なくとも電源電圧以下の耐電圧を有するスイツチ
ング素子を使用した、高速で効率の良いインバー
タの一次側回路を提供することを目的とする。

［問題を解決するための手段］上記目的を達成するために本発明のインバータ
の一次側回路は以下の様な構成からなる。即ち、第１と第２のスイツチング素子の間に接続さ
れ、前記第１と第２のスイツチング素子が共に導
通状態の時に通電される変圧器の一次巻線と、該
一次巻線の両端と前記変圧器の一次側電源との間
に接続された２つの誘導素子と、前記第１と第２
のスイツチング素子をほぼ同時にスイツチングさ
せる発振回路と、前記第１と第２のスイツチング
素子が非導通状態の時、前記一次巻線に生ずる逆
起電力により、前記２つの誘導素子を介して前記
一次側電源のコモン側より電源電圧側に通電する
回路とを備える。

［作用］以上の構成において、第１と第２のスイツチン
グ手段の間に接続されて、第１と第２のスイツチ
ング手段が共に導通状態の時に変圧器の一次巻線
に通電し、第１と第２のスイツチング手段が非導
通状態になつた時、一次巻線の両端に接続された
誘導素子により一次巻線に生ずる逆起電力を吸収
し、第１と第２のスイツチング素子にかかる電圧
を抑えるように動作する。

［実施例］以下、添付図面を参照して本発明の好適な実施
例を詳細に説明する。

［基本的なインバータの一次側回路の構成説明
（第１図、第２図）］第１図は実施例のインバータの一次側回路の簡
略した基本構成図である。

図において、１００は変圧器１０２の一次側電
源で、その電源電圧をVcとする。発振回路１０
１は電源１００のオンと同時に発振を開始して、
トランジスタ１０３と１０４に同タイミングのパ
ルス信号を出力する。この発振回路１０１は変圧
器１０２の二次側の出力電圧に対応して、発振周
波数を変えるように構成されていても良い。

１０３，１０４は共にスイツチング素子を示
し、ここではトランジスタで表されているが、
FET等の他のスイツチング素子であつても良い。
発振回路１０１よりのパルス信号が立ち上がる
と、トランジスタ１０３と１０４が同時にオン状
態（導通状態）となり、変圧器１０２の一次巻線
１０５に電流が流れる。次に発振回路１０１より
のパルス信号が立ち下がると、トランジスタ１０
３と１０４が同時にオフ状態（非導通状態）とな
る。これにより一次巻線１０５，１０８及び１０
９に誘起電圧が発生するとともに、変圧器１０２
の二次巻線に電流が流れ、変圧器１０２の二次側
に出力電圧が発生する。

一方、変圧器１０２の一次側では一次巻線１０
５，１０８及び１０９の誘起電圧により、一次側
電源１００のコモン側よりダイオード１０７、コ
イル１０８、一次巻線１０５、コイル１０９、ダ
イオード１１０を通つて電流が流れる。

このときコイル１０８が存在しないと、トラン
ジスタ１０４のエミツタはダイオード１０７の順
方向の電圧降下を無視すれば、ほぼ0Vとなり、
このときのトランジスタ１０４のコレクタ・エミ
ツタ間電圧は、一次側電源１００の電源電圧にほ
ぼ等しくなり、ほぼVcとなる。しかし、実施例
の回路の如くコイル１０８を設けることにより、
トランジスタ１０３，１０４のオフ時に発生する
コイル１０８の逆電圧V1により、トランジスタ
１０４のエミツタは“V1”分“＋Vc”側に押し
上げられ、トランジスタ１０４のオフ時のコレク
タ・エミツタ間電圧はVc−V1となる。

またコイル１０９がなければ、トランジスタ１
０３のコレクタ電圧はダイオード１１０の順方向
の電圧効果を無視すれば、ほぼVcとなり、トラ
ンジスタ１０３のオフ時のコレクタ・エミツタ間
電圧はほぼVcとなる。しかし、実施例の回路の
如く、コイル１０９を一次巻線１０５と電源の＋
側の間に設けることにより、トランジスタ１０３
と１０４のオフ時に、電源１００のコモン側より
電源電圧側に流れる電流により発生するコイル１
０９の逆電圧V2により、トランジスタ１０３の
コレクタ電圧は“V2”分だけ電源電圧＋Vcから
引き下げられ、オフ時におけるトランジスタ１０
３のコレクタ・エミツタ間電圧はVc−V2とな
る。

第２図は第１図の各部の電圧波形及びコイル１
０８，１０９がないときのトランジスタ１０３の
コレクタ・エミツタ間の電圧波形を示す図であ
る。

第２図において、２０は発振回路１０１から出
力されるパルス信号、２１はコイル１０８，１０
９がないときの、トランジスタ１０３のコレク
タ・エミツタ間の電圧波形を示す。２４はトラン
ジスタ１０３と１０４が共にオン状態の時間を示
し、２５は一次巻線１０５に誘起された逆起電力
によつてダイオード１０７と１１０が共に導通し
ている時間を示している。このようにコイル１０
８，１０９がなければ、トランジスタ１０３のコ
レクタ・エミツタ間電圧Vceは電源電圧まで上昇
する。２６はトランジスタ１０３と１０４が共に
オフ状態の時間を示している。

２２は第１図の回路におけるトランジスタ１０
３のコレクタ・エミツタ間の電圧波形を示し、こ
の最大値はVcよりコイル１０９の逆電圧V2を差
し引いた値となつている。同様に、２３は第１図
の回路におけるトランジスタ１０４のコレクタ・
エミツタ間の電圧波形を示している。トランジス
タ１０４の電圧がV1だけVc側より押し上げられ
るため、この電圧も２２で示した電圧値と同様に
電源電圧以下となり、最大値がVc−V1となつて
いる。

［実際の電源回路の説明（第３図）］第３図は実際の電源回路例を示す図で、AC電
圧80〜250Vを入力して＋5V6Aを出力する電源回
路例で、図中の抵抗、コンデンサやコイル等に添
付された数字は、それぞれの抵抗値及びコンデン
サのキヤパシタンス等を示している。

AC電源が入力されると、AC電圧を整流した直
流電圧がDC−DCコンバータ３５に入力され、ス
イツチング回路３３に電源が供給される。これに
よりスイツチング回路３３はスイツチング動作を
開始し、変圧器３２により、同位相のパルス信号
がトランジスタQ1，Q2のベースに入力される。
こうしてトランジスタQ1，Q2は同時にオン・オ
フするように制御される。

トランジスタQ1，Q2がオン状態になると、変
圧器３４の一次巻線L1に電流が流れる。次にト
ランジスタQ1，Q2が同時にオフ状態になると一
次巻線L1，L2及びL3に逆起電力が発生し、これ
により一次側の電源コモン側より電源電圧側にダ
イオードD1、コイルL2、一次巻線L1、コイル
L3、ダイオードD2を通つて電流が流れ、第２図
の２２，２３で示したように、トランジスタQ1，
Q2のコレクタ・エミツタ間電圧が電源電圧以下
に抑えられる。

またこの動作を行うにあたり、別にもう１個の
変圧器を用いて同一の効果を得ることができる。
即ち、もう１個の変圧器の一次側巻線を両トラン
ジスタがオン状態のときに流れる電流の経路に直
列に挿入し、２つの二次巻線を変圧器１０２の巻
線１０８，１０９と同じ位置に置くと同一の効果
が得られる。

尚、スイツチング回路３３は変圧器３４の二次
側の出力電圧を入力しており、出力電圧の変動に
対応してトランジスタQ1，Q2のオン・オフ周波
数を制御して、出力電圧の安定化を図つている。

以上述べた如く本実施例によれば、変圧器の一
次側の２個のトランジスタのコレクタ・エミツタ
間及びコレクタ・ベース間の最高電圧は電源電圧
値以下に抑えられるため、スイツチングスピード
が速く、効率の良い低耐圧のトランジスタを使用
することができる。従つて、スイツチング時の損
失が少なく、低価格で効率の良い電源回路を作成
できる。

［発明の効果］以上述べた如く本発明によれば、一次側のスイ
ツチング素子に、電源電圧以下の耐電圧を有する
スイツチング素子を使用できるため、低価格で高
速、かつ効率の良いインバータの一次側回路を提
供できるという効果がある。

【図面の簡単な説明】

第１図は実施例のインバータの一次側回路の簡
略した構成を示す図、第２図は第１図の回路の各
部のタイミング及びコイルがないときのトランジ
スタのコレクタ・エミツタ間電圧を示す図、第３
図は実施例の電源回路の１例を示す図、第４図Ａ
は従来例のインバータの一次側回路の構成を示す
図、第４図Ｂは従来例のインバータの一次側回路
の各部のタイミング波形を示す図である。図中、３１，３２……発振回路、３３……スイ
ツチング回路、１００……電源、１０１……発振
回路、３４，３５……DC−DCコンバータ、１０
２……変圧器、１０３，１０４……スイツチング
素子（トランジスタ）、１０５……一次巻線、１
０６……二次巻線、１０７，１１０……ダイオー
ド、１０８，１０９……コイルである。

Claims

【特許請求の範囲】１直流電圧源と第１と第２のスイツチング素子
の間に接続された一次巻線とを直列に接続した直
列回路と、前記一次巻線と前記第１のスイツチング素子に
並列に接続された第１の誘導素子と、前記一次巻線と前記第２のスイツチング素子に
並列に接続された第２の誘導素子と、前記第１と第２のスイツチング素子をほぼ同時
にスイツチングさせる発振回路と、前記第１と第２のスイツチング素子が導通状態
から非導通状態になつた時、前記一次巻線に生ず
る逆起電圧により、前記第１と第２の誘導素子を
介して前記直流電圧源のコモン側より電源電圧側
に通電する回路と、を備えることを特徴とするインバータの一次側回
路。