JPH0221231B2 - - Google Patents
Info
- Publication number
- JPH0221231B2 JPH0221231B2 JP57057587A JP5758782A JPH0221231B2 JP H0221231 B2 JPH0221231 B2 JP H0221231B2 JP 57057587 A JP57057587 A JP 57057587A JP 5758782 A JP5758782 A JP 5758782A JP H0221231 B2 JPH0221231 B2 JP H0221231B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- transistor
- inverter circuit
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はトランスを利用したインバータ回路に
係り、特にトランスの磁束変化を有効に検出し、
トランジスタを破壊から保護できるようにしたイ
ンバータ回路に関する。
係り、特にトランスの磁束変化を有効に検出し、
トランジスタを破壊から保護できるようにしたイ
ンバータ回路に関する。
(b) 従来技術と問題点
第１図乃至第３図を用いて、従来のインバータ
回路を説明する。
回路を説明する。
第１図は従来のインバータ回路の一実施例を示
す図である。図において、E1は直流電源、D1は
ダイオード、TR1はトランジスタ、T1はトラン
ス、，，はそれぞれトランスT1の一次巻
線、リセツト巻線、二次巻線である。
す図である。図において、E1は直流電源、D1は
ダイオード、TR1はトランジスタ、T1はトラン
ス、，，はそれぞれトランスT1の一次巻
線、リセツト巻線、二次巻線である。
第２図は、定常動作時のトランスT1の磁束密
度Ｂ−磁界Ｈ特性曲線である。図において縦軸Ｂ
は磁束密度、横軸Ｈは磁界である。
度Ｂ−磁界Ｈ特性曲線である。図において縦軸Ｂ
は磁束密度、横軸Ｈは磁界である。
第３図は第１図に示すインバータ回路の動作説
明図である。同図ａはトランジスタTR1のベース
電圧VB，ｂはトランスT1の一次巻線の電圧VI、
ｃはトランジスタTR1のコレクタ電流Ic、ｄはダ
イオードD1の電流ID、の波形をそれぞれ示す。
明図である。同図ａはトランジスタTR1のベース
電圧VB，ｂはトランスT1の一次巻線の電圧VI、
ｃはトランジスタTR1のコレクタ電流Ic、ｄはダ
イオードD1の電流ID、の波形をそれぞれ示す。
トランジスタTR1のベースに電圧VBが加わり、
トランズスタTR1がオン状態になると、入力電圧
E1がトランスT1の一次巻線Ｉに位加され、トラ
ンスT1の磁束密度Ｂは第２図に示すＢ−Ｈ特性
曲線のａ点からｂ点に移動する。そして、トラン
スT1の二次巻線に電圧を誘起する。このとき
トランジスタR1のコレクタには電流Icが流れる。
トランズスタTR1がオン状態になると、入力電圧
E1がトランスT1の一次巻線Ｉに位加され、トラ
ンスT1の磁束密度Ｂは第２図に示すＢ−Ｈ特性
曲線のａ点からｂ点に移動する。そして、トラン
スT1の二次巻線に電圧を誘起する。このとき
トランジスタR1のコレクタには電流Icが流れる。
その後、トランジスタTR1のベースに電圧が加
わらなくなると、トランズスタTR1はオフ状態と
なり、入力電圧E1はトランスT1の一次巻線Ｉに
印加されなくなる。このように、トランジスタ
TR1がオフ状態になると、トランジスタTR1がオ
ン状態の時にトランスT1に蓄えられたエネルギ
ーによりダイオードD1がオンになるようにトラ
ンジスタT1の巻線に電圧が発生し、この電圧
は入力電圧E1でクランプされる。この時、電流
はダイオードD1−トランスT1のリセツト巻線
−入力電流E1を通つて流れ、トランスT1の磁束
密度は第２図に示すＢ−Ｈ特性のｂ点からａ点へ
移動し、トランスT1はリセツトされる。そして、
トランスT1の磁束密度が、第２図に示すＢ−Ｈ
特性のａ点に達するとトランスT1のリセツトは
完了し、次にトランジスタTR1がオンになるまで
この状態で待機する。
わらなくなると、トランズスタTR1はオフ状態と
なり、入力電圧E1はトランスT1の一次巻線Ｉに
印加されなくなる。このように、トランジスタ
TR1がオフ状態になると、トランジスタTR1がオ
ン状態の時にトランスT1に蓄えられたエネルギ
ーによりダイオードD1がオンになるようにトラ
ンジスタT1の巻線に電圧が発生し、この電圧
は入力電圧E1でクランプされる。この時、電流
はダイオードD1−トランスT1のリセツト巻線
−入力電流E1を通つて流れ、トランスT1の磁束
密度は第２図に示すＢ−Ｈ特性のｂ点からａ点へ
移動し、トランスT1はリセツトされる。そして、
トランスT1の磁束密度が、第２図に示すＢ−Ｈ
特性のａ点に達するとトランスT1のリセツトは
完了し、次にトランジスタTR1がオンになるまで
この状態で待機する。
以後、このインバータ回路は、上記動作を繰り
返す。この動作状態の各部波形を第３図に示す。
返す。この動作状態の各部波形を第３図に示す。
しかしながら、かかる従来のインバータ回路
は、以下の欠点を生じる。
は、以下の欠点を生じる。
すなわち、トランスT1のリセツトが完了しな
いうちに、トランジスタTR1がオンになると、ト
ランスT1は飽和し、トランジスタTR1に過大電
流が流れ、トランジスタTR1は破壊される。
いうちに、トランジスタTR1がオンになると、ト
ランスT1は飽和し、トランジスタTR1に過大電
流が流れ、トランジスタTR1は破壊される。
これを防止するために従来では、トランスT1
のリセツト時間を確保するために、トランジスタ
TR1の駆動電圧VBのデツドタイムコントロール
を行い、第３図に示すTDの時間、トランジスタ
TR1は必ずオフ状態になるよう制御していた。し
かしながら、上記デツドタイムコントロールを行
うデツドタイムコントロール回路は比較的複雑で
あり、また各素子の特性にばらつきがある場合に
は、その度、微調整をする必要があり、コストア
ツプになるという欠点があつた。
のリセツト時間を確保するために、トランジスタ
TR1の駆動電圧VBのデツドタイムコントロール
を行い、第３図に示すTDの時間、トランジスタ
TR1は必ずオフ状態になるよう制御していた。し
かしながら、上記デツドタイムコントロールを行
うデツドタイムコントロール回路は比較的複雑で
あり、また各素子の特性にばらつきがある場合に
は、その度、微調整をする必要があり、コストア
ツプになるという欠点があつた。
(c) 発明の目的
本発明は、かかる従来のインバータ回路の欠点
を除去するもので、デツドタイムコントロール回
路を必要とせず、かつ素子の特性のばらつきの影
響を受けないようにし、構成が簡単でかつ、安価
なインバータ回路を提供することを目的とする。
を除去するもので、デツドタイムコントロール回
路を必要とせず、かつ素子の特性のばらつきの影
響を受けないようにし、構成が簡単でかつ、安価
なインバータ回路を提供することを目的とする。
(d) 発明の構成
本発明は、かかる目的を達成するために、直流
電源にスイツチングトランジスタのコレクタ・エ
ミツタを介して接続される一次巻線を有し、且つ
直流電源に第一のダイオードを介して接続される
リセツト巻線を有するトランスを備え、該スイツ
チングトランジスタをオンオフ制御することによ
り、該トランスの二次側に出力信号を得るインバ
ータ回路において、 該スイツチングトランジスタのベース・エミツ
タ間に第二のダイオードを接続するとともに、該
第二のダイオードを該第一のダイオードと直列且
つ同一方向に接続するものである。
電源にスイツチングトランジスタのコレクタ・エ
ミツタを介して接続される一次巻線を有し、且つ
直流電源に第一のダイオードを介して接続される
リセツト巻線を有するトランスを備え、該スイツ
チングトランジスタをオンオフ制御することによ
り、該トランスの二次側に出力信号を得るインバ
ータ回路において、 該スイツチングトランジスタのベース・エミツ
タ間に第二のダイオードを接続するとともに、該
第二のダイオードを該第一のダイオードと直列且
つ同一方向に接続するものである。
(e) 発明の実施例
第４図乃至第７図を用いて本発明のインバータ
回路の一実施例を詳説する。
回路の一実施例を詳説する。
第４図は、本発明のインバータ回路の一実施例
を示す図である。図において、第１図と同一記号
を付したものは、同一素子を示し、D2はダイオ
ードである。
を示す図である。図において、第１図と同一記号
を付したものは、同一素子を示し、D2はダイオ
ードである。
第５図は、本発明のインバータ回路をスイツチ
ングトランジスタの駆動回路に適用した構成例を
示す図である。図において、TR2はトランジス
タ、R1は抵抗である。
ングトランジスタの駆動回路に適用した構成例を
示す図である。図において、TR2はトランジス
タ、R1は抵抗である。
第６図は、本発明のインバータ回路をDC／DC
コンバータに適用した構成例を示す図である。図
において、D3及びD4はダイオード、C1はコンデ
ンサ、L1はコイル、RLは負荷抵抗である。
コンバータに適用した構成例を示す図である。図
において、D3及びD4はダイオード、C1はコンデ
ンサ、L1はコイル、RLは負荷抵抗である。
第７図は、本発明のインバータ回路の他の実施
例を示す図である。図において、D5及びD6はダ
イオード、TR3はトランジスタ、T2はトランス、
0，0，0はそれぞれトランスT2の一次巻線、
リセツト巻線、二次巻線である。
例を示す図である。図において、D5及びD6はダ
イオード、TR3はトランジスタ、T2はトランス、
0，0，0はそれぞれトランスT2の一次巻線、
リセツト巻線、二次巻線である。
まず第４図を用いて、本発明のインバータ回路
の基本動作を説明する。
の基本動作を説明する。
トランジスタTR1のベースに電圧VBが加わる
と従来のインバータ回路と同様な動作を行う。す
なわち、トランジスタTR1のベースに電圧VBが
加わり、トランジスタTR1がオン状態になると、
入力電圧E1がトランスT1の一次巻線Ｉに印加さ
れ、トランスT1の磁束密度Ｂは第２図に示すＢ
−Ｈ特性のａ点からｂ点に移動する。そして、ト
ランスT1の二次巻線に電圧を誘起する。
と従来のインバータ回路と同様な動作を行う。す
なわち、トランジスタTR1のベースに電圧VBが
加わり、トランジスタTR1がオン状態になると、
入力電圧E1がトランスT1の一次巻線Ｉに印加さ
れ、トランスT1の磁束密度Ｂは第２図に示すＢ
−Ｈ特性のａ点からｂ点に移動する。そして、ト
ランスT1の二次巻線に電圧を誘起する。
その後、トランジスタTR1のベースに電圧が加
わらなくなると、トランジスタTR1はオフ状態と
なり、入力電圧E1はトランスT1の一次巻線に印
加されなくなる。このとき、電流は、ダイオード
D2−ダイオードD1−トランスT1のリセツト巻線
−入力電源E1を通つて流れる。
わらなくなると、トランジスタTR1はオフ状態と
なり、入力電圧E1はトランスT1の一次巻線に印
加されなくなる。このとき、電流は、ダイオード
D2−ダイオードD1−トランスT1のリセツト巻線
−入力電源E1を通つて流れる。
今、トランスT1のリセツト期間中に、トラン
ジスタTR1のベースにオン電圧VBが印加された
とする。しかしながら、トランジスタTR1はダイ
オードD2の順方向電圧降下により、逆方向にバ
イアスされているため、トランジスタTR1はオン
状態になることはない。従つて、トランスT1の
リセツト期間中にトランジスタTR1がオン状態と
なることはないため、トランジスタTR1を破壊か
ら保護することができる。
ジスタTR1のベースにオン電圧VBが印加された
とする。しかしながら、トランジスタTR1はダイ
オードD2の順方向電圧降下により、逆方向にバ
イアスされているため、トランジスタTR1はオン
状態になることはない。従つて、トランスT1の
リセツト期間中にトランジスタTR1がオン状態と
なることはないため、トランジスタTR1を破壊か
ら保護することができる。
ここで、本発明のインバータ回路をスイツチン
グトランジスタの駆動回路に適用する場合には、
第５図に示すように構成することにより実現でき
る。また、本発明のインバータ回路をDC／DCコ
ンバータとして使用する場合には、トランスT1
の二次巻線に第６図に示すようにダイオード
D3，D4、コイルL1、コンデンサC1からなる平滑
回路を設けることにより実現できる。
グトランジスタの駆動回路に適用する場合には、
第５図に示すように構成することにより実現でき
る。また、本発明のインバータ回路をDC／DCコ
ンバータとして使用する場合には、トランスT1
の二次巻線に第６図に示すようにダイオード
D3，D4、コイルL1、コンデンサC1からなる平滑
回路を設けることにより実現できる。
また、本発明のインバータ回路の他の実施例と
して、PNP型トランジスタを用いてインバータ
回路を構成する場合には、第７図に示す構成にす
ることにより、トランスT2のリセツト期間中に、
トランジスタTR3のベースにオン電圧が印加され
ても、トランジスタTR3が破壊するのを防止する
ことができる。尚、ここでは、トランジスタTR3
のオン電圧として、負の電圧、すなわち−VBを
用いるものとする。このPNP型トランジスタを
用いた場合においても、トランスT2の二次巻線
に平滑回路を設けることにより、DC／DCコンバ
ータを構成することができ、また、スイツチング
トランジスタの駆動回路に適用することができる
ものである。
して、PNP型トランジスタを用いてインバータ
回路を構成する場合には、第７図に示す構成にす
ることにより、トランスT2のリセツト期間中に、
トランジスタTR3のベースにオン電圧が印加され
ても、トランジスタTR3が破壊するのを防止する
ことができる。尚、ここでは、トランジスタTR3
のオン電圧として、負の電圧、すなわち−VBを
用いるものとする。このPNP型トランジスタを
用いた場合においても、トランスT2の二次巻線
に平滑回路を設けることにより、DC／DCコンバ
ータを構成することができ、また、スイツチング
トランジスタの駆動回路に適用することができる
ものである。
尚、ここでは、スイツチ素子として、トランジ
スタを用いた場合を説明したが、MOS−電界効
果トランジスタ（MOS−FET）を使用した場合
においても、本発明が適用できることはいうまで
もない。
スタを用いた場合を説明したが、MOS−電界効
果トランジスタ（MOS−FET）を使用した場合
においても、本発明が適用できることはいうまで
もない。
(b) 発明の効果
以上、詳細に説明した如く、本発明のインバー
タ回路によれば、デツドタイムコントロール回路
を必要としないため、構成を簡単化することがで
きるとともにコストダウン化を図ることができる
という効果が得られる。また、デツドタイムコン
トロールのための微調整を省略することができる
という効果も得ることができる。
タ回路によれば、デツドタイムコントロール回路
を必要としないため、構成を簡単化することがで
きるとともにコストダウン化を図ることができる
という効果が得られる。また、デツドタイムコン
トロールのための微調整を省略することができる
という効果も得ることができる。
第１図は従来のインバータ回路の一実施例を示
す図、第２図は定常動作時のトランスT1のＢ−
Ｈ特性曲線、第３図は第１図に示すインバータ回
路の動作説明図、第４図は本発明のインバータ回
路の一実施例を示す図、第５図は本発明のインバ
ータ回路をスイツチングトランジスタの駆動回路
に適用した構成例を示す図、第６図は本発明のイ
ンバータ回路をDC／DCコンバータに適用した構
成例を示す図、第７図は本発明のインバータ回路
の他の実施例を示す図である。
す図、第２図は定常動作時のトランスT1のＢ−
Ｈ特性曲線、第３図は第１図に示すインバータ回
路の動作説明図、第４図は本発明のインバータ回
路の一実施例を示す図、第５図は本発明のインバ
ータ回路をスイツチングトランジスタの駆動回路
に適用した構成例を示す図、第６図は本発明のイ
ンバータ回路をDC／DCコンバータに適用した構
成例を示す図、第７図は本発明のインバータ回路
の他の実施例を示す図である。
Claims (1)
- 【特許請求の範囲】 １ 直流電源にスイツチングトランジスタのコレ
クタ・エミツタを介して接続される一次巻線を有
し、且つ直流電源に第一のダイオードを介して接
続されるリセツト巻線を有するトランスを備え、
該スイツチングトランジスタをオンオフ制御する
ことにより、該トランスの二次側に出力信号を得
るインバータ回路において、 該スイツチングトランジスタのベース・エミツ
タ間に第二のダイオードを接続するとともに、該
第二のダイオードを該第一のダイオードと直列且
つ同一方向に接続したことを特徴とするインバー
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57057587A JPS58175977A (ja) | 1982-04-07 | 1982-04-07 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57057587A JPS58175977A (ja) | 1982-04-07 | 1982-04-07 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175977A JPS58175977A (ja) | 1983-10-15 |
| JPH0221231B2 true JPH0221231B2 (ja) | 1990-05-14 |
Family
ID=13059973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57057587A Granted JPS58175977A (ja) | 1982-04-07 | 1982-04-07 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175977A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547196U (ja) * | 1991-12-05 | 1993-06-22 | 山陽国策パルプ株式会社 | 木質床材 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779554B2 (ja) * | 1983-11-11 | 1995-08-23 | 株式会社テック | 複写機の除電用高圧電源装置 |
| US4609980A (en) * | 1985-03-05 | 1986-09-02 | Tektronix, Inc. | Switching power supply with transistor drive circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48313U (ja) * | 1971-05-28 | 1973-01-06 |
-
1982
- 1982-04-07 JP JP57057587A patent/JPS58175977A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547196U (ja) * | 1991-12-05 | 1993-06-22 | 山陽国策パルプ株式会社 | 木質床材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58175977A (ja) | 1983-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342956A (en) | Proportional base drive circuit | |
| US5610508A (en) | Circuitry to maintain proper current transformer operation | |
| JPH0221231B2 (ja) | ||
| US4481431A (en) | Circuit for driving a switching transistor | |
| JPH055408B2 (ja) | ||
| JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| US3761742A (en) | High-frequency chopper supply | |
| JPH0237273Y2 (ja) | ||
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0312066Y2 (ja) | ||
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| SU1541723A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
| JPH0237275Y2 (ja) | ||
| JPH0318430B2 (ja) | ||
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JP2736713B2 (ja) | スイッチングレギュレータ | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| KR890001726Y1 (ko) | 포워드 컨버터(Forward Converter) | |
| JPH04157918A (ja) | スイッチング装置 | |
| JPS631592Y2 (ja) | ||
| JPS6213432Y2 (ja) | ||
| JPS6331517Y2 (ja) | ||
| JPS619173A (ja) | 電力スイツチング回路 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JPH03245768A (ja) | リンギング・チョーク・コンバータ |