JPH06106019B2 - Ｄｃ−ｄｃコンバ−タ - Google Patents
Ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPH06106019B2 JPH06106019B2 JP60152652A JP15265285A JPH06106019B2 JP H06106019 B2 JPH06106019 B2 JP H06106019B2 JP 60152652 A JP60152652 A JP 60152652A JP 15265285 A JP15265285 A JP 15265285A JP H06106019 B2 JPH06106019 B2 JP H06106019B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- capacitor
- resistor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は小形電気機器に用いるDC−DCコンバータに関す
るものである。
るものである。
従来の技術 従来この種のDC−DCコンバータとして、第３図に示すよ
うに直流電源１と、スイッチング素子２と、リアクトル
３と、コンデンサ４の直列回路を形成し、コンデンサ４
と並列に負荷７を接続した構成のものがある。ダイオー
ド５は直流電源１とスイッチング素子２との間に並列に
接続されている。制御回路６はコンデンサ４の両端の電
圧を検知し、その電圧が所定の値ａ以下の場合にスイッ
チング素子２をオンさせ、また所定の値ｂ以上の場合に
はスイッチング素子２をオフする。
うに直流電源１と、スイッチング素子２と、リアクトル
３と、コンデンサ４の直列回路を形成し、コンデンサ４
と並列に負荷７を接続した構成のものがある。ダイオー
ド５は直流電源１とスイッチング素子２との間に並列に
接続されている。制御回路６はコンデンサ４の両端の電
圧を検知し、その電圧が所定の値ａ以下の場合にスイッ
チング素子２をオンさせ、また所定の値ｂ以上の場合に
はスイッチング素子２をオフする。
第４図a,b,cにリアクトル３の電流iL、コンデンサ４の
電流iC、出力電圧VOの波形を示す。これらの波形図にお
いてＯ＜ｔ＜t1はスイッチング素子２がオンの期間
TON、またt1＜ｔ＜t2はオフの期間TOFFである。第４図
ａに示すように、iLはTONでは直流電源１と出力電圧VO
の差がリアクトル３に印加された状態でコンデンサ４と
負荷７に電流が供給されるために増加し、TOFFにおいて
は、TON期間中に蓄えられた磁気エネルギーをダイオー
ド５を通してコンデンサ４と負荷７の並列回路に放出す
るため減少する。またiCは第４図ｂに示すように、iLの
交流分（リップル分）が流れ、VOは第４図ｃに示すよう
に、iCの積分波形となる。
電流iC、出力電圧VOの波形を示す。これらの波形図にお
いてＯ＜ｔ＜t1はスイッチング素子２がオンの期間
TON、またt1＜ｔ＜t2はオフの期間TOFFである。第４図
ａに示すように、iLはTONでは直流電源１と出力電圧VO
の差がリアクトル３に印加された状態でコンデンサ４と
負荷７に電流が供給されるために増加し、TOFFにおいて
は、TON期間中に蓄えられた磁気エネルギーをダイオー
ド５を通してコンデンサ４と負荷７の並列回路に放出す
るため減少する。またiCは第４図ｂに示すように、iLの
交流分（リップル分）が流れ、VOは第４図ｃに示すよう
に、iCの積分波形となる。
発明が解決しようとする問題点 このような従来の構成では次のような問題がある。すな
わち制御回路６が検知してスイッチング素子２をオン．
オフさせる電圧値a,bの差ｂ−ａ、すなわちヒステリシ
ス電圧が小さい場合には制御回路６がノイズによって誤
動作を起こしやすく、誤動作を防ぐためにヒステリシス
電圧を大きくとると、発振周波数が低下しiLの最大値i
L peakが大きくなり、リアクトル３が磁気飽和を起こし
やすくなる。またiL peakはスイッチング素子２に流れ
る電流の最大値と一致するので、スイッチング素子２に
ASOの大きなものを使用する必要がある。
わち制御回路６が検知してスイッチング素子２をオン．
オフさせる電圧値a,bの差ｂ−ａ、すなわちヒステリシ
ス電圧が小さい場合には制御回路６がノイズによって誤
動作を起こしやすく、誤動作を防ぐためにヒステリシス
電圧を大きくとると、発振周波数が低下しiLの最大値i
L peakが大きくなり、リアクトル３が磁気飽和を起こし
やすくなる。またiL peakはスイッチング素子２に流れ
る電流の最大値と一致するので、スイッチング素子２に
ASOの大きなものを使用する必要がある。
第５図は、ノイズによる制御回路の誤動作を防ぐために
ヒステリシス電圧を大きくした場合の動作波形図、a,b,
cは第４図の場合と同様に、iL，iC，VOを示す。第５図
においては、ヒステリシス電圧を第４図の場合よりも大
きいｄ−ｃとした場合の動作を示す。この場合は第４図
に比べて発振周波数1/（TON＋TOFF）が低下し、iLのリ
ップル電流が増加する。一方iLの直流分は、負荷７に供
給されるので第４図の場合と等しいためiL peakが増加
し、iCも大きくなっている。
ヒステリシス電圧を大きくした場合の動作波形図、a,b,
cは第４図の場合と同様に、iL，iC，VOを示す。第５図
においては、ヒステリシス電圧を第４図の場合よりも大
きいｄ−ｃとした場合の動作を示す。この場合は第４図
に比べて発振周波数1/（TON＋TOFF）が低下し、iLのリ
ップル電流が増加する。一方iLの直流分は、負荷７に供
給されるので第４図の場合と等しいためiL peakが増加
し、iCも大きくなっている。
また第４図に示した動作波形は、スイッチング素子の動
作に遅れがない場合であるが、スイッチング素子２は、
実際にはトランジスタが用いられる場合が多く、その場
合には制御回路６からオン，オフ信号が入ってから実際
にトランジスタがオン，オフするまでの時間遅れがかな
り大きい。
作に遅れがない場合であるが、スイッチング素子２は、
実際にはトランジスタが用いられる場合が多く、その場
合には制御回路６からオン，オフ信号が入ってから実際
にトランジスタがオン，オフするまでの時間遅れがかな
り大きい。
第６図に、スイッチング素子２のターンオフ，ターンオ
ンの時間遅れがそれぞれtd1，td2ある場合に、発振周波
数1/（TON＋TOFF）とiL peakを一定に保った状態での動
作波形を示す。
ンの時間遅れがそれぞれtd1，td2ある場合に、発振周波
数1/（TON＋TOFF）とiL peakを一定に保った状態での動
作波形を示す。
この場合には、ヒステリシス電圧はｆ−ｅであり、第４
図の場合よりさらに小さくなり、ノイズによる誤動作の
問題が大きくなる。
図の場合よりさらに小さくなり、ノイズによる誤動作の
問題が大きくなる。
本発明は上記問題点に鑑み、発振周波数を低くすること
なしにヒステリシス電圧を大きくし、ノイズによる制御
回路の誤動作をなくして回路の信頼性を高めたDC−DCコ
ンバータを提供するものである。
なしにヒステリシス電圧を大きくし、ノイズによる制御
回路の誤動作をなくして回路の信頼性を高めたDC−DCコ
ンバータを提供するものである。
問題点を解決するための手段 この問題点を解決するために本発明のDC−DCコンバータ
は、直流電源とスイッチング素子とリアクトルと抵抗と
コンデンサを直列に接続し、前記スイッチング素子は前
記抵抗とコンデンサの直列回路の両端の電圧を検知する
制御回路によりオン，オフ制御される構成としたもので
ある。
は、直流電源とスイッチング素子とリアクトルと抵抗と
コンデンサを直列に接続し、前記スイッチング素子は前
記抵抗とコンデンサの直列回路の両端の電圧を検知する
制御回路によりオン，オフ制御される構成としたもので
ある。
作用 この構成により、制御回路の検知できる電圧波形の立ち
上り時および立ち下り時を急峻とすることができるた
め、ヒステリシス電圧が大きくとれノイズによる誤動作
を防止できる。
上り時および立ち下り時を急峻とすることができるた
め、ヒステリシス電圧が大きくとれノイズによる誤動作
を防止できる。
実施例 以下発明の一実施例について、図面を参照しながら説明
する。
する。
本発明の一実施例を示すDC−DCコンバータは第１図に示
すように、直流電源11と、スイッチング素子12とリアク
トル13と負荷17を直列に接続している。ダイオード15は
直流電源11とスイッチング素子12に並列に接続されてい
る。そして負荷17にコンデンサ14と抵抗18の直列回路が
並列に接続されている。制御回路16は負荷17の両端の電
圧VOを検知し、その電圧が所定の値ｇ以下の場合にスイ
ッチング素子12をオンさせ、所定の値ｈ以上の場合には
スイッチング素子12をオフさせるもので、負荷17の両端
とスイッチング素子12の間に接続されている。
すように、直流電源11と、スイッチング素子12とリアク
トル13と負荷17を直列に接続している。ダイオード15は
直流電源11とスイッチング素子12に並列に接続されてい
る。そして負荷17にコンデンサ14と抵抗18の直列回路が
並列に接続されている。制御回路16は負荷17の両端の電
圧VOを検知し、その電圧が所定の値ｇ以下の場合にスイ
ッチング素子12をオンさせ、所定の値ｈ以上の場合には
スイッチング素子12をオフさせるもので、負荷17の両端
とスイッチング素子12の間に接続されている。
以下動作について説明する。コンデンサ14と抵抗18の直
列回路の両端の電圧即わち負荷17の両端の電圧VOがｇ以
下の場合には制御回路16はスイッチング素子12をオンし
て直流電源11からスイッチング素子12、リアクトル13を
介してコンデンサ14と抵抗18の直列回路および負荷17に
電流を供給する。またVOがｈ以上になると制御回路16は
スイッチング素子12をオフし、オン期間中にリアクトル
13に蓄えられたエネルギーをダイオード15とリアクトル
13を通してコンデンサ14と抵抗18の直列回路および17に
電流を供給する。このスイッチング素子12のオン，オフ
の状態を説明しているのが第２図である。この第２図を
参照しながら本実施例のDC−DCコンバータの動作を詳細
に説明する。同図ａのiLはリアクトル13の電流、同図ｂ
のiCはコンデンサ14の電流、同図ｃのVCはコンデンサ14
の電圧、VOは制御回路16の検知電圧の波形図である。ス
イッチング素子12がオンの期間がTON、オフの期間がT
OFFである。本実施例では、以下に述べる理由でTON＋T
OFFは従来例と同一時間となっている。即わちスイッチ
ング素子12の発振周波数は従来と同一となっている。
列回路の両端の電圧即わち負荷17の両端の電圧VOがｇ以
下の場合には制御回路16はスイッチング素子12をオンし
て直流電源11からスイッチング素子12、リアクトル13を
介してコンデンサ14と抵抗18の直列回路および負荷17に
電流を供給する。またVOがｈ以上になると制御回路16は
スイッチング素子12をオフし、オン期間中にリアクトル
13に蓄えられたエネルギーをダイオード15とリアクトル
13を通してコンデンサ14と抵抗18の直列回路および17に
電流を供給する。このスイッチング素子12のオン，オフ
の状態を説明しているのが第２図である。この第２図を
参照しながら本実施例のDC−DCコンバータの動作を詳細
に説明する。同図ａのiLはリアクトル13の電流、同図ｂ
のiCはコンデンサ14の電流、同図ｃのVCはコンデンサ14
の電圧、VOは制御回路16の検知電圧の波形図である。ス
イッチング素子12がオンの期間がTON、オフの期間がT
OFFである。本実施例では、以下に述べる理由でTON＋T
OFFは従来例と同一時間となっている。即わちスイッチ
ング素子12の発振周波数は従来と同一となっている。
本実施例では抵抗18を備えているため制御回路16の検知
電圧VOは VO＝VC＋ｒ×iC となり、第２図ｃのVOの波形となっている。よって制御
回路16のヒステリシス電圧はスイッチング素子12のスイ
ッチングを行う時点，オン時点t1とオフ時点t2の電圧を
それぞれg,hと、従来のa,bと定めたヒステリシス電圧よ
り大きく定めたため、発振周波数が従来と変りなく一定
とできるものである。
電圧VOは VO＝VC＋ｒ×iC となり、第２図ｃのVOの波形となっている。よって制御
回路16のヒステリシス電圧はスイッチング素子12のスイ
ッチングを行う時点，オン時点t1とオフ時点t2の電圧を
それぞれg,hと、従来のa,bと定めたヒステリシス電圧よ
り大きく定めたため、発振周波数が従来と変りなく一定
とできるものである。
このヒステリシス電圧はｈ−ｇ＞ｂ−ａという関係を有
している。即わち本実施例では、抵抗18とコンデンサ14
の直列回路の両端の電圧を制御回路16で検知するように
したため、発振周波数を一定に保ってヒステリシス電圧
を大きく採ることができたものである。
している。即わち本実施例では、抵抗18とコンデンサ14
の直列回路の両端の電圧を制御回路16で検知するように
したため、発振周波数を一定に保ってヒステリシス電圧
を大きく採ることができたものである。
なお、本実施例では、負荷17は、抵抗18とコンデンサ14
の直列回路の両端に接続しているが、コンデンサ14の両
端に接続してもよい。この場合には、抵抗18に負荷電流
が流れるため負荷に供給される電圧は第１図に示した回
路の場合よりも低くなるが、負荷の両端に直接コンデン
サが接続された構成になるため周波数に対するインピー
ダンスが低くなるという特徴がある。またコンデンサ14
の両端に第１の負荷を、コンデンサ14と抵抗18の直列回
路の両端に第２の負荷を接続してもよいことはいうまで
もない。
の直列回路の両端に接続しているが、コンデンサ14の両
端に接続してもよい。この場合には、抵抗18に負荷電流
が流れるため負荷に供給される電圧は第１図に示した回
路の場合よりも低くなるが、負荷の両端に直接コンデン
サが接続された構成になるため周波数に対するインピー
ダンスが低くなるという特徴がある。またコンデンサ14
の両端に第１の負荷を、コンデンサ14と抵抗18の直列回
路の両端に第２の負荷を接続してもよいことはいうまで
もない。
発明の効果 以上の実施例により明らかなように、本発明のDC−DCコ
ンバータは、抵抗とコンデンサの直列回路の両端の電圧
を検知してスイッチング素子を制御することにより発振
周波数を低くすることなしにヒステリシス電圧を大きく
しノイズによる誤動作を防止でき、信頼性を高めること
ができる。
ンバータは、抵抗とコンデンサの直列回路の両端の電圧
を検知してスイッチング素子を制御することにより発振
周波数を低くすることなしにヒステリシス電圧を大きく
しノイズによる誤動作を防止でき、信頼性を高めること
ができる。
第１図は本発明の一実施例を示すDC−DCコンバータの回
路図、第２図は第１図の回路の動作を示す波形図、第３
図は従来のDC−DCコンバータの回路図、第４図は従来の
DC−DCコンバータの動作波形図、第５図は従来のDC−DC
コンバータにおいてヒステリシス電圧を大きくした場合
の動作波形図、第６図は従来のDC-DCコンバータにおい
てスイッチング素子のオン，オフに時間遅れがあるため
にヒステリシス電圧を小さくした場合の動作波形図であ
る。 11……直流電源、12……スイッチング素子、13……リア
クトル、14……コンデンサ、15……ダイオード、16……
制御回路、18……抵抗。
路図、第２図は第１図の回路の動作を示す波形図、第３
図は従来のDC−DCコンバータの回路図、第４図は従来の
DC−DCコンバータの動作波形図、第５図は従来のDC−DC
コンバータにおいてヒステリシス電圧を大きくした場合
の動作波形図、第６図は従来のDC-DCコンバータにおい
てスイッチング素子のオン，オフに時間遅れがあるため
にヒステリシス電圧を小さくした場合の動作波形図であ
る。 11……直流電源、12……スイッチング素子、13……リア
クトル、14……コンデンサ、15……ダイオード、16……
制御回路、18……抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小南 秀之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭50−67954（ＪＰ，Ａ) 特開 昭57−34697（ＪＰ，Ａ)
Claims (1)
- 【請求項１】直流電源とスイッチング素子とリアクトル
と抵抗とコンデンサを直列に接続し、かつ前記スイッチ
ング素子と直流電源の直列回路にダイオードを並列に接
続し、前記スイッチング素子をオンオフする制御回路を
有し、前記制御回路は前記抵抗と前記コンデンサの直列
回路の両端に接続され、両端間の電圧に対する高と低の
２つのしきい値を有し、前記制御回路は、前記抵抗とコ
ンデンサの両端間の電圧が高い方のしきい値よりも高く
なった場合に前記スイッチング素子をターンオフさせ、
低い方のしきい値よりも低くなった場合に前記スイッチ
ング素子をターンオンさせるDC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152652A JPH06106019B2 (ja) | 1985-07-11 | 1985-07-11 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152652A JPH06106019B2 (ja) | 1985-07-11 | 1985-07-11 | Ｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216068A JPS6216068A (ja) | 1987-01-24 |
| JPH06106019B2 true JPH06106019B2 (ja) | 1994-12-21 |
Family
ID=15545104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60152652A Expired - Lifetime JPH06106019B2 (ja) | 1985-07-11 | 1985-07-11 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06106019B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591866B (en) * | 1999-09-23 | 2004-06-11 | Texas Instruments Inc | Frequency control of hysteretic switch-mode power supply |
| EP1356577A2 (en) * | 2001-01-18 | 2003-10-29 | Koninklijke Philips Electronics N.V. | A single level time-shifted reference dc/dc converter |
| KR100860757B1 (ko) * | 2001-01-18 | 2008-09-29 | 엔엑스피 비 브이 | Ｄｃ/ｄｃ 변환기 및 이를 포함하는 전원 및 휴대용 전자장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595925B2 (ja) * | 1973-10-23 | 1984-02-08 | 株式会社デンソー | 定実効電圧調整装置 |
| JPH0665935B2 (ja) * | 1987-07-10 | 1994-08-24 | 日本エアーカーテン株式会社 | 二連竜巻式空調換気機構 |
-
1985
- 1985-07-11 JP JP60152652A patent/JPH06106019B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216068A (ja) | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| JPH0313827B2 (ja) | ||
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JPH06106019B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0260093B2 (ja) | ||
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JPH0315423B2 (ja) | ||
| JPS5932221Y2 (ja) | リンギング・チヨ−ク・コンバ−タ | |
| JP3298289B2 (ja) | インバータ制御装置 | |
| JPH01311858A (ja) | ゲート駆動回路 | |
| JP3393990B2 (ja) | スイッチング電源装置 | |
| RU2013860C1 (ru) | Магнитно-транзисторный ключ | |
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JPH0528821Y2 (ja) | ||
| JPH0318430B2 (ja) | ||
| JP3281834B2 (ja) | ゲート駆動回路 | |
| JPH0540709Y2 (ja) | ||
| JPH0442772A (ja) | スィツチング電源装置 | |
| JP2704536B2 (ja) | 出力垂下特性を有するコンバータ | |
| JP3052254B2 (ja) | 共振型直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |