JPH0359744A - 接続制御装置 - Google Patents

接続制御装置

Info

Publication number
JPH0359744A
JPH0359744A JP1195635A JP19563589A JPH0359744A JP H0359744 A JPH0359744 A JP H0359744A JP 1195635 A JP1195635 A JP 1195635A JP 19563589 A JP19563589 A JP 19563589A JP H0359744 A JPH0359744 A JP H0359744A
Authority
JP
Japan
Prior art keywords
connection control
control device
connection
reset
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1195635A
Other languages
English (en)
Inventor
Yukio Isaka
伊坂　幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1195635A priority Critical patent/JPH0359744A/ja
Publication of JPH0359744A publication Critical patent/JPH0359744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ホストコンピュータと端末装置を、オンライ
ン接続により接続するための、接続料ｉ卸装置に関する
ものである。
［従来の技術］ 従来、オンライン接続制御装置で端末装置を制御してい
る時に、端末装置の故障などにより、端末装置にリセッ
トを掛けようとする場合、オンライン制御装置全体にリ
セットが掛かってしまっていた。
［発明が解決しようとしている課題］ しかしながら、上記従来例では、オンライン制御装置全
体にリセットが掛かってしまうため、正常な端末装置が
あったとしても、動作できなくなってしまうので、シス
テムダウンにより、大きな被害が生じていた。
［課題を解決するための手段及び作用コ本発明によれば
、ホスト機能を有する情報処理装置と、該情報処理装置
と情報の授受を行なう単数または複数の端末装置の各々
との接続を制御する接続制御装置において、前記単数ま
たは複数の端末装置に対応する接続制御手段を個別に初
期化する初期化手段を有することにより、所望の端末の
接続制御部を初期化可能としたものである。
［実施例］ 第１図は、本発明の１実施例のブロック図であり、図中
、Ｏは各種情報を処理し、他の機器に命令を与えるホス
トコンピュータであり、オンライインインターフェース
ｌを介して、他の機器とデータや制御信号をやりとりす
る。２は内部バスであり、各機器間での信号の授受に用
いられる。
６．７．８はそれぞれ独立に印刷を行なうプリンタであ
る。
３．４．５はデバイス制御部であり、それぞれプリンタ
６．７．８を制御する。９、ｌ０１１１は主制御部であ
り、各種制御を司る。１２．１３．１４はそれぞれデバ
イス制御部３．４．５をリセットするためのリセット回
路であり、１５．１６．１７はそれぞれデバイス制御部
３．４．５でのメモリエラーの発生を検出するためのメ
モリエラー検出器である。
上記構成を持つ実施例の接続制御装置におけるリセット
回路について、以下に説明する。
ホストコンピュータＯのチャネルのＢＵＳケーブルとＴ
ＡＧケーブルは、オンラインインターフェースｌに接続
される。一般に、ＢＵＳケーブルはデータの送受信に使
われ、ＴＡＧケーブルは制御信号の送受信に使われる。
オンラインインターフェース１でホストコンピュータ０
から受信されたデータには、送信先のデバイスのアドレ
スが指定されている。
第１図において、デバイス制御部３．４．５のアドレス
を、それぞれＬ％Ｍ、Ｎとすると、例えば、アドレスＭ
のデータはデバイス制御部４に送られ、次いでプリンタ
７に送られる。
一般に、デバイスに比べ、ホストコンピュータのＣＰＵ
の処理速度は数段速いため、本実施例において、デバイ
ス制御部３．４．５に次々とデータが送られ、プリンタ
６．７．８が一斉に印刷動作に入ることも可能である。
ここで、デバイス制御部３．４．５には、それぞれリセ
ット回路１２．１３．１４及び、メモリエラー検出器１
５．１６．１７が設けられているので、例えばデバイス
制１Ｉ１４１部３でメモリエラーが発生すれば、メモリ
エラー検出器１５で検出され、リセット回路９がデバイ
ス制御部３にリセットを掛ける。
方、デバイス制御部４．５は正常動作を続けることがで
きる。他のデバイス制御部をリセットする場合も同様で
ある。
上記実施例では、オンライン接続されるデバイスは全て
プリンタとしたが、他のデバイスでもよく、複数種のデ
バイスが混在してもよい。
上記実施例では、エラー検出器はメモリエラー検出器と
したが、他のエラー検出器でもよく、また、複数種のエ
ラーが検出できる機能を有していてもよい。
また、各デバイス制御部に対するリセット回路は、上記
実施例のごとくエラー検出器のエラー検出により自動的
に作動するもののほか、各デバイス制御部に直接操作可
能なスイッチを設け、このスイッチにより作動するよう
にしてもよい。更に、自動・手動のどちらでも作動可能
な仕様にしてもよい。
［発明の効果］ 以上説明したように、本発明によれば、各デバイス制御
部にリセット回路を設け、あるデバイスをリセットした
い場合には、そのデバイスの制御部にだけリセットを掛
けることが可能となったので、リセットを行なっても全
体のシステムダウンに至らず、リセットによる機能の低
下を最小限に抑えることができる。
【図面の簡単な説明】
第１図は、本発明のｌ実施例のブロック図である。 ０・・・・ホストコンピュータ ト・・・オンラインインターフェース ２・・・・内部バス ３．４．５・・・デバイス制御部 ６．７．８・・・プリンタ ９．１０．１１・・・主制御部 １２．１３．１４・・・リセット回路 １５． １６． １７・・・メモリエラー検出器 第１図

Claims (2)

    【特許請求の範囲】
  1. （１）ホスト機能を有する情報処理装置と、該情報処理
    装置と情報の授受を行なう単数または複数の端末装置の
    各々との接続を制御する接続制御装置において、 前記単数または複数の端末装置の各々に対応する接続制
    御手段を個別に初期化する初期化手段を有することを特
    徴とする接続制御装置。
  2. （２）前記単数または複数の端末装置の各々につき、エ
    ラー発生を検出する検出手段と、 該検出手段によりエラー発生が検出された端末装置に対
    応する接続制御手段を、前記初期化手段によって初期化
    するように制御する制御手段を有することを特徴とする
    請求項１記載の接続制御装置。
JP1195635A 1989-07-28 1989-07-28 接続制御装置 Pending JPH0359744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1195635A JPH0359744A (ja) 1989-07-28 1989-07-28 接続制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1195635A JPH0359744A (ja) 1989-07-28 1989-07-28 接続制御装置

Publications (1)

Publication Number Publication Date
JPH0359744A true JPH0359744A (ja) 1991-03-14

Family

ID=16344446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1195635A Pending JPH0359744A (ja) 1989-07-28 1989-07-28 接続制御装置

Country Status (1)

Country Link
JP (1) JPH0359744A (ja)

Similar Documents

Publication Publication Date Title
JPH10143387A5 (ja)
EP0333593B1 (en) A data processing system capable of fault diagnosis
JP2003528512A (ja) 分散制御および状態レジスタならびに関連する信号ルーティング手段を有する集積回路
JPH10124407A5 (ja)
JPS58502027A (ja) 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置
JP3417448B2 (ja) 情報処理システム
JPH0359744A (ja) 接続制御装置
JPH0575137B2 (ja)
JPH0359708A (ja) 接続制御装置
CA2022073A1 (en) Apparatus and method for receiving serial communication status data with a dma controller
EP0635791A2 (en) Data bus controller having a level setting circuit
JPH06507748A (ja) データ処理装置の接続用並列インターフェース
JP2828005B2 (ja) プリンタ装置
JP2000155738A (ja) データ処理装置
JPS633351B2 (ja)
JP3261665B2 (ja) データ転送方法及びデータ処理システム
JPH10334033A (ja) 管理モジュール、機能モジュールおよび機能モジュール管理方法
JP2640139B2 (ja) メモリカード
JPS63168757A (ja) バスエラ−検出方式
JPH0644209B2 (ja) バス変換装置
JPH05113939A (ja) データ転送装置および方法
JPH06243672A (ja) Ｆｉｆｏメモリの書き込み・読み出し構造
JPH0131224B2 (ja)
JP2002312072A (ja) 情報処理装置及びアドインボードリセット方法
JPH0359752A (ja) 接続制御装置