JPH0360205B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子チユーナを用い、電子チユーナに
印加する同調電圧をデジタル信号化してチヤネル
番号に対応して不揮発性メモリに記憶し、選局時
には不揮発性メモリから同調電圧データを読み出
して選局を行なう選局装置に関する。

可変容量ダイオードなどを用いた電圧制御型同
調回路を有する電子チユーナを用い、同調電圧を
デジタル信号に符号化して、チヤネル番号おのお
のに対応させて不揮発性メモリに記憶し、選局時
には不揮発性メモリからの希望のチヤネル番号に
対応した同調電圧データを読み出し、その同調電
圧データをデジタル−アナログ変換（以下Ｄ−Ａ
変換器と略す）し電子チユーナに印加して選局を
行なうとともに、微調回路を設け、微調操作時こ
の回路より微調制御信号を出力して同調電圧デー
タを微少変化して同調周波数の微調を行ない、電
子チユーナの局部発振周波数の変動による同調周
波数ずれやビデオテープレコーダ（VTR）やテ
レビゲーム機器などの高周波変調信号あるいは、
CATV信号などのチヤネル番号に設定されてい
る規定の信号周波数からのずれ（以下信号周波数
のオフセツトと略す。）に対処して微同調を行な
う選局装置は従来からよく知られている。かかる
選局装置では、微調操作時、同調周波数の変化方
向を誤るなどした場合、選局したチヤネル番号と
異なる他のチヤネル番号の信号を同調し受信する
などの欠点があつた。

本発明の目的は上述した従来技術の欠点をなく
し、微調操作時、操作を誤るなどして選局したチ
ヤネル番号と異なるチヤネル番号の信号に同調す
るのを防止するの可能な選局装置を提供すること
にある。

前述した目的を達成するため、本発明において
は、微調操作時、微調回路から出力される微調制
御信号の端息信号ごとに、選局したチヤネル番号
と、このチヤネル番号から一定チヤネル数離れた
チヤネル番号との差の同調電圧データを分割した
データをもつて、選局したチヤネル番号の同調電
圧データを微少変化して同調周波数を微調すると
ともに、この微調制御信号を微調操作時の同調電
圧データの変化方向に応じて積算して計数し、こ
の計数値がある範囲以上になつたら、微調回路か
らの微調制御信号の出力を停止して微調範囲を定
める。

以下本発明の内容を図面を用いて説明する。第
１図は電圧制御素子として可変容量ダイオードを
用いた同調回路を有する電子チユーナの同調電圧
に対する同調数の関係を示す同調曲線である。第
１図において、横軸は同調電圧、縦軸は同調周波
数を示している。一般にテレビラジオなどの信号
はおよそ一定の周波数間隔“Ｋ”だけ離れ配置さ
れている。その周波数間隔“Ｋ”置きに配置され
た信号にはチヤネル番号ｎ−３、ｎ−２、ｎ−
１、ｎ，ｎ＋１、ｎ＋２などと連続的にチヤネル
番号が設定されており、各々のチヤネル番号の信
号を同調し受信するため、電子チユーナには同調
電圧V_T（ｎ−３）、V_T（ｎ−２）、V_T（ｎ−１）、V_T
（ｎ）、V_T（ｎ＋１）、V_T（ｎ＋２）が印加される。
選局したチヤネル番号“ｎ”の同調電圧V_T（ｎ）
と例えばとなりあつたチヤネル番号（ｎ−１、ｎ
＋１）の同調電圧V_T（ｎ−１）、V_T（ｎ＋１）との
差、dV_T（ｎ−１）、dV_T（ｎ＋１）はチヤネル番
号“ｎ”の同調点近傍における１チヤネルの周波
数間隔Ｋ分だけの同調周波数変化に要する同調電
圧の変化に匹敵する。この差の同調電圧をＮ分割
して基準化し、１微調制御信号ごとに
dV_T（ｎ−１）／ＮあるいはdV_T（ｎ＋１）／Ｎずつ変化
す れば同調周波数も１チヤネルの周波数間隔Ｋのほ
ぼ1/Nステツプで変化することになる。差の同調
電圧データを各チヤネル番号でもとめ同様な動作
を行なえば、１微調制御信号ごとの同調周波数の
変化ステツプをほぼ均一化することができる。こ
の差の同調電圧は、本発明を用いる選局装置で
は、各チヤネル番号の同調電圧をデジタル信号と
して不揮発性メモリに記憶しており、これらのチ
ヤネル番号のデジタル信号である同調電圧データ
を読み出し減算演算を行なうことにより容易にも
とまる。微調操作時には、１微調制御信号ごとの
周波数変化ステツプがほぼ均一なので、微調制御
信号を計数し、あらかじめ、異なるチヤネル番号
の信号を受信しないような計数値以上の微調操作
がおこなわれないようにして微調時の周波数変化
範囲を制限する。

以下本発明を実施例によつて詳細に説明する。
第２図から第５図は本発明の選局装置による微調
動作と微調範囲制限動作について説明するもので
ある。第２図で１は選局スイツチ、２は選局制御
回路、３は不揮発性メモリ、４は第１のデータセ
レクタ、５は第１のシフトレジスタ、６は第２の
データセレクタ、７は第２のシフトレジスタ、８
は演算回路、９は第３のデータセレクタ、１０は
第４のデータセレクタ、１１は第３のシフトレジ
スタ、１２は微調操作スイツチ、１３は微調回
路、１４は第１の可逆カウンタ、１５は第４のシ
フトレジスタ、１６は微調演算信号発生回路、１
７は第５のデータセレクタ、２０は第２の可逆カ
ウンタ、２１はＤ−Ａ変換器、２２は電子チユー
ナである。第２図では選局制御回路２の制御信号
出力は、不揮発性メモリ２のみ図示しているが、
第２図に示す各回路ブロツクへも出力されてい
る。第３図は選局スイツチの回路を簡単に示した
もので、１からｍまでの選局スイツチがあり、１
０１はポジシヨンが１の、１０２はポジシヨンが
２、１０３はポジシヨンがｍ−１の、１０４はポ
ジシヨンｍの選局スイツチである。同図では３〜
ｍ−２の選局スイツチは省略してある。１０５か
ら１０８は抵抗で一端子を選局スイツチの一端
に、もう一端を＋Ｂ（電源）端子に接続しており、
また選局スイツチのもう一端はアースに接続して
いる。第４図は不揮発性メモリ３の記憶エリアを
示したもので、１アドレスあたり14ビツトで
“01”からｊアドレスまでの容量がある。第４図
ではチヤネル番号に対応した同調電圧データが14
ビツトのデータ長でアドレス“01”からｋ−１ま
でに記憶されており、またｋからｊまでのアドレ
スには前述したｍ個の選局スイツチに対応したｍ
ポジシヨン分のチヤネル番号と微調データが記憶
されている。第４図で、このポジシヨンに対応し
たアドレスのＡの部分６ビツトが微調データを、
Ｂの部分８ビツトがチヤネル番号を記憶してい
る。まず第２図により選局動作について説明す
る。選局スイツチ１では第３図に示す、選局スイ
ツチのいずれかが押され、選局制御回路２への信
号が＋Ｂ電位すなわちＨレベルからアース電位Ｌ
レベルになると、選局制御回路２で押されたポジ
シヨンに対応した選局動作を行ない、選局制御回
路２からの制御信号により不揮発性メモリ３から
ポジシヨンに対応したアドレスのデータを読み出
し、第１のデータセレクタ４を経て第１のシフト
レジスタ５にチヤネル番号を、第２のデータセレ
クタ６を経て第２のシフトレジスタ７に微調デー
タを入力しさらにこの微調データを第１の可逆カ
ウンタ１４にプリセツトする。次に第１のシフト
レジスタのチヤネル番号に応じて、選局制御回路
２から制御信号を出力して、不揮発性メモリ３か
ら同調電圧データを読み出し、第１のデータセレ
クタ４、及び第３のデータセレクタ９を経て、第
３のシフトレジスタ１１に入力する。その後再び
選局制御回路２からの制御信号により、選局する
チヤネル番号と一定チヤネル数、本実施例では１
チヤネル離れたチヤネル番号の同調電圧データを
不揮発性メモリ３から読み出し、第１のデータセ
レクタ４、第３のデータセレクタ９を経て演算回
路８に入力する。この２回目の同調電圧データ読
み出しと同時に、選局制御回路２からの制御信号
により、第３のシフトレジスタ１１の同調電圧デ
ータを出力して、第３のデータセレクタ９に入力
して、演算回路８で減算を行ない、第４のデータ
セレクタ１０、第５のデータセレクタ１７を経て
第４のシフトレジスタ１５に入力する。このと
き、第３のシフトレジスタ１１には、第３のデー
タセレクタ９から、同じ同調電圧データが入力さ
れる。次に、第３のシフトレジスタ１１の同調電
圧データを第３のデータセレクタ９を経て、また
第２のシフトレジスタ７の微調データを共に演算
回路８に入力し、第４のシフトレジスタの差の同
調電圧データに対応した微調演算信号発生回路１
６の微調演算信号に応じて微調データの加減算を
行ない、第４のデータセレクタ１０を経て選局チ
ヤネル番号の同調電圧データに微調データが加減
算された信号を第３のシフトレジスタに入力す
る。このとき、第２のシフトレジスタ７では、微
調データは第２のデータセレクタ６を経て同じデ
ータが再入力される。その後第３のシフトレジス
タ１１の同調電圧データを第２の可逆カウンタ２
０にプリセツトし、この第２の可逆カウンタ２０
のカウンタ値に応じて、Ｄ−Ａ変換器２１にて直
流の同調電圧に変換して電子チユーナ２２に印加
して選局チヤネル番号の信号に同調して選局を行
なう。

次に微調動作の概要について説明する。微調操
作スイツチ１２は図示はしないが、微調アツプ
（正方向）、微調ダウン（負方向）、微調メモリの
３個のスイツチから構成されている。いま、微調
アツプあるいはダウンの操作が行なわれると微調
回路１３では微調制御信号を出力して、第４のシ
フトレジスタ１５のデータに応じた第２の可逆カ
ウンタ２０の特定のカウンタ段に入力し、微調の
正あるいは負の方向に従いカウンタ値を増減し
て、Ｄ−Ａ変換器２１の同調電圧出力値を変化さ
せ、電池チユーナ２２の同調周波数の微調を行な
うものである。このときの微調制御信号を第１の
可逆カウンタ１４で同様に微調の正あるいは負の
方向に従いカウントする。微調回路１３では第１
の可逆カウンタ１４のカウンタ値を監視して、微
調範囲に相当するカウンタ値に達した場合は、微
調制御信号の出力を禁止して微調動作を停止す
る。また、微調操作スイツチ１２の微調メモリの
スイツチ操作により、微調メモリ信号が選局制御
回路２に入力され、微調メモリ動作が行なわれ、
第１の可逆カウンタ１４のカウンタ値を第２のシ
フトレジスタ７にプリセツトした後、第１のシフ
トレジスタ５のチヤネル番号と第２のシフトレジ
スタ７の微調データを合わせ、第１のデータセレ
クタ４を経て、現在選局しているポジシヨンに対
応した不揮発性メモリ３のアドレスに記憶する。
このとき同じデータが第１のデータセレクタ４、
第２のデータセレクタ６を経て、第１のシフトレ
ジスタ５及び第２のシフトレジスタ７に再入力さ
れる。

次に各動作について詳細に説明する。第５図は
本発明の実施例の微調動作を説明するためのもの
であり第２図と同様の動作を行なうものについて
は説明を略する。第５図で第１の可逆カウンタ１
４は６ビツトのカウンタ、第２可逆カウンタは14
ビツトで構成されており、２０１〜２０７，２１
６はORゲート、２０８〜２１５はANDゲートで
ある。また第４のシフトレジスタ１５は８ビツト
で構成されている。３０１，３０３ORゲート、
３０２はANDゲート、３０４〜３１０は１クロ
ツク相当の遅延素子、３１１はNORゲートでこ
れらで微調演算信号発生回路１６を構成してい
る。また４０６は微調制御信号発生回路、４０７
は微調方向判定回路、４０１はインバータ、４０
２はNANDゲート、４０３はORゲートでこれら
で微調回路１３を構成している。なおこれらの回
路は図示していないがクロツク同期で動作する。
いま、微調時における１微調制御ごとの同調電圧
データの変化量を１チヤネル分の周波数変化に相
当する差の同調電圧データの1/64とすると、第５
図に示すように演算回路８で求めた差の同調電圧
データがMSD側（Most Significant Digit）か
ら“00001011101100”として求まつたとき、これ
を1/64とすることはLSD（Least Significant
Digit）６ビツトを切捨て、MSD側８ビツトの値
“00001011”を選択する。ここで第３のシフトレ
ジスタ１１のデータシフトと第２図に示す不揮発
性メモリ３からの１チヤネル離れたチヤネル番号
の同調電圧データ読み出しを同期して行ない、演
算回路８に入力して同調電圧データのLSD側か
ら減算演算をすすめ、同時に選局制御回路２から
第４のシフトレジスタ１５へも同期してシフト信
号を出力して、この演算回路８から出力される差
の同調電圧データを第４のシフトレジスタ１５に
入力する。第４のシフトレジスタ１５は８ビツト
で構成されているので、先に入力されるLSD側
６ビツトはシフトレジスタ内に残らず、結果的に
差の同調電圧データのLSD側６ビツトを切捨て
たことになり、これにより差の同調電圧データを
１／６４にした値が第４のシフトレジスタ１５にセツ
トされる。一連の選局動作では、さらに微調デー
タを選局チヤネル番号の同調電圧データに加減算
するため選局制御回路２から、第４のシフトレジ
スタ１５、微調演算信号発生回路１６、第３のシ
フトレジスタ１１には同調電圧データ長に相当す
る14クロツク相当の期間シフト信号を出力する。
（第３のシフトレジスタ１１への信号出力は図示
せず。）ここでは微長データの加減算については
後述することとし、微長演算信号発生回路１６と
第４のシフトレジスタ１５の動作について説明す
る。第６図は、シフト信号と微調演算信号発生回
路１６の動作について説明したものである。第４
のシフトレジスタ１５に第６図ａに示すようなシ
フト信号が入力されるとデータをMSD側から
LSD側に１クロツク単位でデータをシフトする。
この時、第５のデータセレクタ１７は遅延素子３
１０の出力を第４のシフトレジスタ１５に入力す
る。このシフト信号が入力される前には遅延素子
３０４〜３１０のデータはすべて“０”であるか
ら、例えばシフト信号発生前の第４のシフトレジ
スタ１５のデータが、前述した同様にMSD側か
ら“00001010”であつたとすれば、１クロツク相
当のシフト信号発生後には“00000101”となり、
次の１クロツク相当のシフト信号発生後は
“00000010”となる。以上のようにデータシフト
が行なわれるが第４のシフトレジスタ１５の
MSD側から１〜７段のレジスタ段データはNOR
３０１に接続されており、３クロツク相当のシフ
ト信号が発生した後に、すべてデータは“０”と
なり、NOR３０１の出力が“１”となる。一方
AND３０２にはシフト信号及びNOR３１１の出
力が接続されている。NOR３１１には遅延素子
３０４〜３１０のデータが入力されており、この
とき、これらのデータはすべて“０”であるから
NOR３１１の出力も“１”でAND３０２の出力
が“１”で次の４クロツク目に相当するシフト信
号で遅延素子３０４のデータは“０”から“１”
に変化する。４クロツク相当のシフト信号発生後
は遅延素子３０４の出力が“１”であるから
NOR３１１の出力は“０”で第６図のａに示す
ようにAND３０２の出力も“０”となる。その
後さらにシフト信号が発生して10クロツク相当の
シフト信号発生後には遅延素子３１０のデータは
“１”となり、さらに11クロツク相当のシフト信
号発生後には、第５のデータセレクタ１７をへて
第４のシフトレジスタに“１”信号を出力する。
14クロツク相当のシフト信号発生後には第４のシ
フトレジスタ１５のデータは第６図ｂに示すよう
にシフト信号発生前の第４のシフトレジスタの
MSD側の最上位ビツトの“１”データのみを残
し、それ以下のデータはすべて“０”となる。こ
の動作は第４のシフトレジスタ１５にどのような
データが入力されても同様に行なわれる。この第
４のシフトレジスタ１５のデータを第２の可逆カ
ウンタ２０のANDゲート群に入力する。第４の
シフトレジスタ１５のLSD側の１段目のレジス
タ段のデータをOR２１６を経てAND２０８に、
LSD側の２段目のレジスタ段のデータはAND２
０９に同様に第５図に示すように残りのLSD側
から３〜８段目の各レジスタ段の出力はAND２
１０〜２１５に接続している。可逆カウンタ２０
ではAND２０８はカウンタの最下位ビツト（2゜）
のクロツク入力端子に、AND２０９はOR２０１
で前段のカウンタのキヤリー出力との論理和とり
カウンタの2¹段のクロツク入力端子に接続し同様
にAND２１０〜AND２１５もOR２０２からOR
２０７を経てカウンタの２²〜２⁷のクロツク入力
端子に接続されている。またAND２０８〜２１
５には微調回路１３からの微調制御信号を共に入
力している。前述したように一連の選局動作が行
なわれたあとは第４のシフトレジスタ１５では特
定のレジスタ段のみが“１”であり他は“０”で
あるから、可逆カウンタ２０のANDゲート群の
ただ一つのみのゲートが選択される。第６図ｂの
ように第４のシフトレジスタ１５のMSD側から
５段目のレジスタ段のデータのみが“１”である
場合AND２１１のゲートが開いている。いま、
微調操作スイツチ１２で微調アツプあるいはダウ
ンの操作が行なわれると、微調回路１３で、微調
方向判定回路４０７からの正あるいは負の微調方
向の判定信号を可逆カウンタ２０に出力するとと
もに、微調制御信号発生回路４０６から１クロツ
ク相当の微調制御信号を出力する。ここでAND
４０５は後述する微調範囲制限動作を行なうもの
であり、制限がなくAND４０５のゲータが開い
ているものとすると、微調制御信号はAND２０
８〜２１５に入力される。いまAND２１１のゲ
ートが開いているので微調制御信号はOR２０３
を経て２³のカウンタ段の値を１デジツト分すな
わち第２の可逆カウンタ２０のカンウンタ値を２
^３(8)デジツト分微調方向判定回路４０７からの判
定信号に応じて増減して変更し、Ｄ−Ａ変換器２
１から出力される同調電圧を変化させ電子チユー
ナ２２の同調周波数を微調する。同様にして他の
チヤネル番号でも差の同調電圧データを1/64した
値の、“１”信号のある最上位ビツトをもつて符
号化し、すなわち、本実施例では、第４のシフト
レジスタ１５のMSD側よりの“１”信号のある
レジスタ段以外の信号を切捨て（“０”にして）、
符号化した値に応じて、第２の可逆カウンタの
各々のカンウンタ段のクロツク入力端子をAND
ゲートで切換えて、微調制御信号を入力してカウ
ンタ値を変更して微調が行なわれる。本実施例で
は、差の同調電圧データを1/64した値の“１”信
号のある最上位ビツトをもつて符号化し、第２の
可逆カウンタ２０の特定のカウンタ段のクロツク
入力端子から微調制御信号を入力するため、最上
位ビツト未満のデータは切捨てられる。例えば差
の同調電圧データを1/64した値がMSD側から
“00011111”（31デツトの変化）でも“00010000”
（16デジツトの変化）でも、第４のシフトレジス
タ１５のMSD側４段目のレジスタの“１”信号
により符号化して、第２の可逆カウンタ２０の
LSD側から５段目2⁴のカウント段を選択して微調
を行なうので、１微調制御信号ごとのカウンタ値
の変更は共に2⁴＝16デジツトになり同調電圧デー
タにより約２倍の偏差を生じる。このため本実施
例では１微調制御信号ごとに同調電圧データが１
チヤネル分の差の同調電圧データの1/64から約1/
１２８のステツプで、すなわち１チヤネルの周波数
間隔の1/64から約1/128の周波数ステツプの間で
変化する。以上本実施例によれば、電子チユーナ
の同調電圧制御感度のチヤネル間あるいは、製造
時にバラツキあつた場合でも、１微調制御信号あ
たりの同調周波数の変化量を1/Nから約１／／2Nの 約２倍程度に均一化でき、また微調制御時、同調
電圧データの設定されている可逆カウンタのカウ
ンタ値の変更も最下位ビツトからではなく、カウ
ンタ段の途中から行なうので、データ変更が迅速
になるなどの利点がある。なお、本実施例で、差
の同調電圧データをＮ分割するとき、差の同調電
圧データがＮデジツト未満、すなわち第５図で、
Ｎ＝64とした時、差の同調電圧データが64デジツ
ト未満で、第４のシフトレジスタ１５のデータが
すべて“０”の時はNOR３０１が“１”であり、
OR２１６をへてAND２０８に入力しており等価
的にLSD側の最下位のレジスタ段に“１”信号
があると等価な動作を行なう。

なお電子チユーナなどでは制御素子である可変
容量ダイオードの可変範囲に限界があること、チ
ヤネル番号が連続であつても、信号周波数帯が異
なるなどするため、第１図に示すように全チヤネ
ル番号連続して同調電圧が変化することはまれで
ある。例えば日本国内のテレビジヨン信号では受
信周波数帯はチヤネル番号１〜３、４〜12、13〜
62と３チヤネル群に分け設定されており、チヤネ
ル番号３と４、チヤネル番号12と13では同調電圧
の変化は連続的でない。また比較するチヤネル番
号を選局チヤネル番号の上、下どちらにとるにし
ても、この受信可能なチヤウ群の最高、最小のチ
ヤネル番号どちらかでは、比較するチヤネル番号
の同調電圧データがないことになる。このため、
選局するチヤネル番号に応じて、比較するチヤネ
ル番号を、上側（大きい）の一定チヤネル番号離
れたチヤネルにするか、下側（小さい）の一定チ
ヤネル番号離れたチヤネルを選択するかを選局制
御回路２にて記憶し、選局時、チヤネル番号に応
じて比較するチヤネル番号の上側、下側を判断し
同調電圧データを読み出している。これにより演
算回路８では一定チヤネル離れたチヤネル番号の
同調電圧データと選局チヤネル番号の同調電圧デ
ータの大小関係を、選局制御回路２からの比較す
るチヤネル番号が選局チヤネル番号の上側か、下
側かであるかの制御信号により判断して、選局チ
ヤネル番号の同調電圧データと一定チヤネル番号
離れたチヤネル番号の同調電圧を被算数と減数に
選定区別して、常に正あるいは負どちらか一方の
差の同調電圧データを第４のシフトレジスタ１５
に入力するものである。本発明の実施例では常に
正の差の同調電圧データが得られるようにしてい
る。

以上、微調動作について説明したが、次に微調
範囲制限動作について述べる。第５図の本発明の
実施例にもとづき、詳しく述べる。前述したよう
に微調操作スイツチ１２で、微調アツプあるいは
ダウンスイツチが操作されると微調回路１３の微
調方向判定回路４０７から微調方向の正か負の判
定信号を出力するとともに微調制御信号発生回路
４０６から１クロツクの微調制御信号を出力す
る。この判定信号と微調制御信号は同調電圧デー
タがセツトされている第２の可逆カウンタ２０に
印加され、同調電圧データを増減するとともに、
第１の可逆カウンタ１４にも入力して、微調制御
信号を判定信号に応じて積算してカウントしてい
る。この第１の可逆カウンタ１４は６ビツト構成
され、そのLSD側５ビツトの信号と、MSD側の
最上位ビツトをインバータ４０１で符号反転した
信号はNAND４０２及びOR４０３に入力してい
る。またこれらのNAND４０２、OR４０３には
微調方向判定信号も入力している。なおこの微調
方向判定信号は正方向では“１”、負方向では
“０”の信号が微調方向判定回路４０７から出力
される。さらにNAND４０２とOR４０３の出力
信号をAND４０４に入力し、このAND４０４の
信号出力をAND４０５に入力してAND４０５で
微調制御信号の出力を制限しており、これらで微
調範囲制限回路を構成している。いま微調制御信
号を積算してカウントする第１の可逆カウンタ１
４のカウンタ値がすべて“０”として基準状態か
ら考える。第１の可逆カウンタ１４のカウンタ値
が“０”でNOR４０３、AND４０２の出力信号
は“１”となり、AND４０４の出力信号も“１”
となるから、AND４０５のゲートが開いている。
このとき、微調スイツチ１２の微調アツプ（正方
向）スイツチが操作されると、微調方向判定回路
４０７から“１”信号が、また微調制御信号発生
回路４０６から微調制御信号が出力されAND４
０５のゲートが開いているので微調制御信号は、
第２の可逆カウンタ２０に入力され微調動作が行
なわれるとともに、第１の可逆カウンタ１４で微
調制御信号をカウントしはじめる。さらに正方向
の微調アツプ操作を続け、第１の可逆カウンタ１
４のカウンタ値がLSD側から“111110”となり、
さらに正方向の微調アツプ操作を続けようとする
とNAND４０２の入力がすべて“１”となり、
NAND４０２の出力が“０”でAND４０４の信
号出力も“０”となりAND４０５のゲートを閉
じて微調制御信号の出力を停止して、これ以上の
正方向への微調動作が行なわれないようにする。
この状態で負方向の微調ダウン操作が行なわれる
と、微調方向判定回路４０７の信号出力が“０”
であるからNAND４０２の信号出力が“１”で
AND４０４の信号出力も“１”となり、AND４
０５のゲートを開き、微調制御信号を出力して負
方向の微調動作を開始する。この後、負方向の微
調ダウン操作が続けられ、第１の可逆カウンタ１
４のカウンタ値がすべて“０”になつたあと、全
て“１”となり、カウンタ値がLSD側から
“000001”となり、さらに負方向の微調ダウン操
作を続けようとした場合はNOR４０３の入力が
“０”で、出力も“０”となり、AND４０４の信
号出力が“０”となり、AND４０５のゲートを
閉じて微調制御信号の出力を停止して、これ以上
の負方向への微調動作が行なわれないようにす
る。この状態で正方向の微調アツプ操作が行なわ
れた場合には微調方向判定信号が“１”となり
OR４０３の出力が“１”でAND４０４の出力も
“１”となり、AND４０５のゲートを開き微調制
御信号を出力して正方向の微調動作を開始する。
以上のようにして微調範囲の制限が行なわれ基準
状態から見て、正方向には31微調制御信号分、負
方向には第１の可逆カウンタ１４のカウンタ値が
全て“０”から全て“１”となる変化点を含み32
微調制御信号分だけの微調範囲に制限する。第５
図に示す実施例では１微調制御信号で１チヤネル
の周波数間隔の約1/64から1/128で同調周波数が
変化するから、制限範囲は正負方に各々１チヤネ
ルの周波数間隔の1/4〜1/2となり、微調操作時に
異なるチヤネル番号の信号受信を防止できる。本
発明を用いる選局装置ではチヤネル番号に対応し
た同調電圧データが不揮発性メモリに記憶されて
おり、またこの差の同調電圧データを選局するた
びに求め、この値をＮ分割して１微調制御信号に
よる同調周波数の変化量を得ており、チヤネル番
号が変化しても、あるいは電子チユーナ等の生産
時に同調電圧制御感度などにバラツキを生じた場
合でも、偏差の少ない微調時の周波数変化制限範
囲を得られ異なつたチヤネル番号の信号受信を防
止できる。

次に微調データの不揮発性メモリ３への記憶と
選局時に再び読み出した微調データの加減算につ
いて説明する。まず第５図に示す本発明の実施例
にもとづき、微調データについて説明する。前述
したように、微調操作時には、微調制御信号を第
１の可逆カウンタ１４で積算してカウントしてお
りまた１微調整制御信号ごとの同調電圧データの
変化を符号化して、同調電圧データがセツトされ
ている第２の可逆カウンタ２０の特定カウンタ段
のMSD側のカウンタ値を１微調制御信号ごとに
１デシツトずつ対応して変化させているので、微
調制御信号の第１の可逆カウンタ１４のカウンタ
値と第２の可逆カウンタ２０の特定のカウンタ段
のMSD側のカウンタ値を変更したデジツト数と
対応する。前述した例のように、第２の可逆カウ
ンタ２０の2³のカウンタ段に例えば基準状態から
性方向に微調操作が行なわれ15度微調制御信号が
入力されると、第１の可逆カウンタ１４のカウン
タ値はLSD側から“111100”であり、また第２
の可逆カウンタ２０の基準状態のカウンタ値が
LSD側から“11100000101000”であつたとすれ
ばLSD側から2³のカウンタ段、すなわちLSD側か
ら４ビツト目以降のカウンタ値に15デジツト加算
した“11111110101000”となる。また基準状態か
ら負方向の微調操作が行なわれ、同じく15度微調
制御信号が入力した場合には第１の可逆カウンタ
１４のカウンタ値が全て“０”から全て“１”と
なり、この後LSD側から“100011”となる。こ
れは正方向の15度の微調制御信号のカウンタ値の
“２”の補数値であり、基準状態から負方向の微
調制御信号はすべて“２”の補数値でカウントす
る。これは第１の可逆カウンタ１４のカウンタ値
が全て“０”から全て“１”になるダウンカウン
ト動作がカウンタ値を単に“１”“０”を反転す
る“１”の補数に１デジツト分データ加算するこ
とになり、これによりダウンカウント時のカウン
ト値が“２”の補数となるものである。このと
き、第２の可逆カウンタ２０では、同様にLSD
側から４ビツト目以降のカウンタ値を15デジツト
減算した“11110001001000”となる。一方前述し
たように本発明の実施例では微調制限動作を行な
つており、第１の可逆カウンタ１４では正方向の
微調、すなわちMSD側の最上位ビツトが“０”
の時、LSD側５ビツトのデータの変化をLSDか
ら“00000”から“11111”の間に、また負方向の
微調、すなわちMSD側の最上位ビツトが“１”
の時、LSD側５ビツトのデータ変化を同様に
“00000”から“11111”のカウンタ値に制限して
いるので、第１の可逆カウンタ１４の６ビツトの
カウンタ段で微調状態をすべてあらわすことがで
きる。LSD側５ビツトが微調制御信号の計数値
で、MSD側１ビツトが基準状態からの微調方向
を示しており“０”が正方向、“１”が負方向へ
の微調であることを示す。この第１の可逆カウン
タ１４の微調データは、前述したように第２図で
微調操作スイツチ１２の微調メモリスイツチの操
作により、第２のシフトレジスタ７にプリセツト
され、第１のシフトレジスタ５のチヤネル番号と
ともに選局しているポジシヨンに対応した不揮発
性メモリ３のアドレスに記憶される。以上の微調
データの構成によれば、電子チユーナ等に、同調
周波数制御感度に数十倍のバラツキがあつた場合
でも、所要の同調周波数の微調変化範囲をほぼ偏
差なく、短かいデータ長（記憶ビツト数）で表わ
すことが可能で、メモリ容量を小さくできる。

次に微調データの加減算について説明する。第
７図は第２図及び第５図に示す本発明の実施例の
うち同調電圧データへの微調データの加減算につ
いて説明するための主要回路を示すものである。
５０１，５０２はNORゲートで、RSフリツプフ
ロツプ５０３を構成し、また５０４，５０５はイ
ンバータ、５０６，５０９ではANDゲート、５
０７はNORゲート、５０８はフルアダー（加算
器）、５１０は１クロツク遅延素子で、これらで
演算回路８の同調電圧データへの微調データの加
減算回路部を構成している。７０１は第２のシフ
トレジスタ７の１段、７０２は５段のそれぞれレ
ジスタ段である。また６０１はデータセレクタで
第２図に示す、第２のデータセレクタ６と等価で
あるが、微調データの加減算動作時に、シフトレ
ジスタ段７０２のデータを再入力するためのもの
である。選局時、微調データは第２のシフトレジ
スタ７にセツトされレジスタ段７０１には微調デ
ータのうちMSD側の１ビツトで微調方向を示す
信号が、７０２のレジスタ段には残りの５ビツト
の微調程度を示す、微調制御信号の計数値がセツ
トされる。第８図は、第７図に示す回路動作を示
すための信号波形図で、第５図、第６図で説明し
た微調演算信号発生回路１６の動作と関連し説明
する。基準状態の同調電圧データが第５図の説明
と同様にLSD側から“11100000101000”であり、
微調データがLSD側から“100011”で、下位６
ビツトを切捨てた第４のシフトレジスタ１５の差
の同調電圧データがMSD側から“00001011”で
あるとする。第７図で選局制御回路２からは微調
データの加算時、14クロツク相当のシフト信号を
第３のシフトレジスタ１１、演算回路８、及び第
４のシフトレジスタ１５に出力している。また微
調演算信号発生回路１６のAND３０２、OR３０
３の出力を演算回路８に入力している。微調デー
タの加減算演算が始まり、選局制御回路２からシ
フト信号が発生しAND３０２の出力が“１”と
なりRSフリツプフロツプ５０３の出力が“０”
から“１”となる一方OR３０３の微調演算信号
も“１”となり第２のシフトレジスタ７のレジス
タ段７０２のデータをシフトしてAND５０９を
経てOR５０７に入力する。OR３０３は、AND
３０２が“１”となつたあと、レジスタ段７０２
の全データをシフトする５クロツク間の微調演算
信号の“１”信号を出力する。AND５０６には
レジスタ段７０１の微調方向の信号と前述した微
調演算信号をインバータ５０５で反転した信号と
NOR５０２の出力信号を入力している。AND５
０６の出力はAND５０９とともにOR５０７に入
力し、OR５０７の出力信号は、フルアダー５０
８で第３のシフトレジスタ１１から第３のデータ
セレクタ９を経て入力する同調電圧データと加算
演算するとともに第４のデータセレクタ１０を経
て、第３のシフトレジスタ１１に再入力して微調
データの加減算を行なう。本実施例のデータ例で
は、第８図に示すように、シフト信号が発生する
前はインバータ５０４の出力は“１”となり、
NOR５０２の出力も“０”で、AND５０６が
“０”であり、シフト信号が出力して３クロツク
間は微調演算信号出力も“０”でAND５０９の
出力も“０”でOR５０９の出力は“０”であ
る。４クロツク目にはAND３０２が“１”とな
るのでNOR５０２の出力が“１”となるが微調
演算信号がOR３０３から５クロツク間“１”信
号出力するので、インバータ５０５の出力が
“０”でAND５０６の出力は“０”のままであ
る。一方、微調演算信号が“１”の間はAND５
０９のゲートは開いており、レジスタ７０２の微
調制御信号の計数値を本実施例では“10001”の
データをAND５０８に入力する。すなわち、同
調電圧データと、この微調制御信号の計数値の加
算は同調電圧データのLSD側４ビツト目から加
算を行ない、微調操作時の、同調電圧データの変
更ビツト数と対応させている。５クロツク間の微
調演算信号出力後、AND５０９のゲートは閉じ
るが、インバータ５０５の出力が“１”となつて
レジスタ７０１の微調方向の信号が“１”である
からAND５０６の出力が“１”、OR５０７の出
力も“１”となり、それ以後シフト信号が出力さ
れている期間は“１”信号を入力する。これは、
同調電圧データのLSDから４ビツト目以降のデ
ータに、微調制御信号の計数値１５の“２”の補
数、第８図に示すようにLSD側から
“10001111111”を加算すなわち同調電圧データの
４ビツト目以降データを15デジツト分減算する。
これにより同調電圧データは微調操作時と同じデ
ータ、LSD側から“11110001001000”となる。
微調データが正方向でレジスタ７０１のデータが
“０”のときは、AND５０６の出力も常に“０”
なので、微調演算信号が出力御はNOR５０７の
出力は“０”となり同調電圧データには、レジス
タ７０２のデータがそのまま、差の同調電圧デー
タに対応したビツト数から５ビツト分加算され
る。なお、同調電圧データと微調データの加減算
はシフト信号のクロツク同期で時系列にデータの
LSD側から演算が行なわれ、そのクロツク（ビ
ツト数で）桁上げ信号が出た時には、１クロツク
遅延素子５１０で信号遅延してフルアダー５０８
の桁上げ信号端子に入力して、次のクロツク同期
（ビツト数）での演算を行なう。

この微調演算信号は、第５図及び第６図に示し
たように常に微調操作時の同調電圧データがセツ
トされている第２の可逆カウンタ２０の変更ビツ
ト数と対応した、すなわち同調電圧データの変更
ビツト数が出力されるクロツクに同期して信号が
出力される。基準となる差の同調電圧データは微
調操作時と、選局時、微調データを加減算する時
では変化がないので、選局時、微調操作時と同じ
微調データの変更が行なわれる。以上の本発明の
実施例によれば微調データの加減算が再現よく容
易にしかも迅速に行なわれるなどの利点を有す
る。

なお、上述した本発明の実施例では１微調制御
信号で約1/N〜１／2Nの２倍程度の周波数変化ステ ツプの差があるが、これを減少させほぼ均一とす
るような微調回路、例えば、前述した実施例の第
４のシフトレジスタ１４の差の同調電圧データの
上位ビツトをもつて単位符号化するではなく、１
微調制御信号ごとに、この差の同調電圧データ分
を同調電圧データがセツトされている可逆カウン
タの最下位ビツトからクロツク信号入力するよう
な微調方法であつても実施例と同様に、微調制御
信号を符号化して扱え同様の効果が得られる。

以上述べたように本発明の選局装置によれば微
調操作時、チヤンネル番号間のみでなく電子チユ
ーナ等の生産バラツキがあつた場合でも、ほぼ一
定の周波数変化範囲に制限することが可能で、こ
の微調周波数変化範囲を選局チヤネル番号と異な
るチヤネル番号の信号を受信しないように設定す
ることにより、微調操作時操作を誤つた場合でも
選局したチヤネル番号と異なるチヤネル番号の受
信を防止できる。

【図面の簡単な説明】

第１図は本発明の内容の概略を説明するための
電子チユーナの同調曲線を説明するための特性
図、第２図は本発明の選局装置の一実施例を示す
ブロツク図、第３図は、第２図に示す本発明の実
施例の１部分の回路図、第４図は本発明の実施例
に用いる記憶装置のメモリ内容を示す模式図、第
５図は第２図の本発明の実施例の動作を説明する
ための回路図、第６図ａは第５図に示す回路動作
を説明するための信号波形図、第６図ｂはシフト
レジスタを示す模式図、第７図は第５図に示す回
路動作をさらに詳しく説明するための回路図、第
８図は第７図に示す回路の動作を説明するための
信号波形図である。 ２……選局制御回路、３……不揮発性メモリ、
７……第２のシフトレジスタ、８……演算回路、
１１……第３のシフトレジスタ、１３……微調回
路、１４……第１の可逆カウンタ、１５……第４
のシフトレジスタ、１６……微調演算信号発生回
路、２０……第２の可逆カウンタ、２１……Ｄ−
Ａ変換器、２２……電子チユーナ。

Claims (1)

【特許請求の範囲】
1. １ 電圧制御型の同調回路を有する電子チユーナ
   と、電子チユーナに印加する同調電圧をデジタル
   信号に変換して、選局するチヤネル番号に対応し
   た同調電圧データを恒久的に記憶する不揮発性メ
   モリと、選局時には選局希望チヤネル番号に対す
   る同調電圧データを前記不揮発性メモリから読み
   出し、この同調電圧データをＤ−Ａ（デジタル−
   アナログ）変換して前記電子チユーナに印加して
   選局を行なう手段と、前記同調電圧データを微少
   変化して、前記電子チユーナの同調周波数を微調
   する微調回路を設けてなる選局装置において、微
   調操作時、前記微調回路から微調制御信号を出力
   し、この１微調制御信号ごとに、選局したチヤネ
   ル番号とほぼ一定のチヤネル数だけ離れたチヤネ
   ル番号との差の同調電圧データをＮ分割したデー
   タの信号のある最上位ビツトのデータをもつて、
   選局チヤネル番号の同調電圧データを微少変化さ
   せるとともに、前記微調制御信号を微調操作時の
   同調電圧データの変化方向に応じて積算して計数
   し、この計数値があらかじめ定めた範囲を越えな
   いようにして、微調操作時の同調周波数変化を制
   限してなる選局装置。