JPH0360206B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子チユーナを用い、電子チユーナに
印加する同調電圧をデジタル化してチヤネル番号
に対応して不揮発性メモリに記憶し、選局時には
不揮発性メモリから同調電圧データを読み出して
選局を行なう選局装置に関する。

可変容量ダイオードなどが用いられた電圧制御
型同調回路からなる電子チユーナを用い、同調電
圧をデジタル信号に符号化して、チヤネル番号お
のおのに対応させて、不揮発性メモリに記憶し、
選局時には不揮発性メモリから希望のチヤネル番
号に対応した同調電圧データを読み出し、その同
調電圧データをデジタル−アナログ変換（以下Ｄ
−Ａ変換と略す。）し電子チユーナに印加して選
局を行なうとともに、微調回路を設け、この回路
により出力される制御信号により同調電圧データ
を微少変化し、電子チユーナの同調周波数の微調
を行ない、電子チユーナの局部発振回路の発振周
波数変動による同調周波数ずれの補正やCATV
信号などの正規の信号周波数よりずれた信号に同
調させるなどする選局装置は従来より知られてい
る。これらの選局装置では、選局するたびに微調
操作を行なう必要がないように、どの程度同調電
圧データを変化したかを不揮発性メモリなどに記
憶し、そのチヤネル番号を選局するたびに、チヤ
ネル番号の同調電圧データにより設定される同調
周波数を不揮発性メモリに書き込んだ微調データ
に応じて変化させる。この場合、電子チユーナの
同調電圧データの変化量は、同じ周波数変化量で
あつても受信チヤネル番号により、変化する。こ
れはアナログ量である同調電圧の微少変化に対す
る電子チユーナの同調周波数の変化（以下同種電
圧制御感度と略す。）が受信するチヤネル番号に
よつて数十倍の偏差があるためで、同調電圧制御
感度が小さい場合と大きい場合では、同じ周波数
変化での微調による同調電圧データ長は２進符号
で記憶されるとすると、６〜７ビツトのデータ差
を生じる。このため、不揮発性メモリなどの記憶
装置で、最大のビツト数に合わせて記憶エリア確
保した場合、大きい同調電圧制御感度では、確保
した記憶エリアのごく一部しか使用せずメモリの
利用効率が悪いし、記憶容量の大きい記憶装置を
使用するので高コストである。また記憶ビツト数
を削減した場合は、同等電圧制御感度が小いチヤ
ネルでは微調による同調電圧データの記憶が十分
に行なえないなどの問題がある。

本発明は上記した従来技術の欠点をなくし、受
信チヤネル番号や電子チユーナの製造バラツキが
あつた場合でも、微調による同調電圧データ変化
量の記憶ビツト数のすくない、効率のよい規模の
小さい安価な選局装置を提供することにある。

前述した目的を達するため、本発明において
は、選局したチヤネル番号と他のチヤネル番号間
の同調電圧データの差を求め、この差の同調電圧
データを分割して微調時に１微調制御信号ごとに
同調電圧データを変化して、同調周波数をステツ
プで変化させ、同調電圧データの変化量ではなく
微調制御信号を不揮発性メモリに記憶して微調デ
ータ長を圧縮する。以下、本発明の内容について
図面を用いて説明する。第１図は、電圧制御素子
として可変容量ダイオードを用いた同調回路を有
する電子チユーナの同調電圧に対する同調周波数
の関係を示す同調曲線である。第１図において、
横軸は同調電圧、縦軸は同調周波数を示してい
る。一般にテレビ、ラジオなどの信号はおよそ一
定の周波数間隔“ｋ”だけ離れ配置されている。
その周波数間隔“ｋ”置きに配置された信号には
チヤネル番号ｎ−３、ｎ−２、ｎ−１、ｎ，ｎ＋
１、ｎ＋２などと連続的にチヤネル番号が設定さ
れている。各々のチヤネル信号を同調し受信する
ため、電子チユーナには同調電圧V_T（ｎ−３）、
V_T（ｎ−２）、V_T（ｎ−１）、V_T（ｎ）、V_T（ｎ＋
１）、V_T（ｎ＋２）が印加される。選局したチヤ
ネル番号“ｎ”の同調電圧V_T（ｎ）と例えばとな
りあつたチヤネル番号（ｎ−１、ｎ＋１）の同調
電圧V_T（ｎ−１）、V_T（ｎ＋１）との差dV_T（ｎ−
１）、dV_T（ｎ＋１）はチヤネル番号“ｎ”の同調
点近傍における１チヤネルの周波数間隔Ｋ分だけ
の同調周波数変化に要する同調電圧の変化に匹敵
する。この差の同調電圧をＮ分割して基準化し、
１微調制御信号ごとにdV_T（ｎ−１）／Ｎあるいは dV_T（ｎ＋１）／Ｎずつ変化すれば同調周波数も周波 数間隔Ｋのほぼ1/Nステツプで変化することにな
る。差の同調電圧データを各チヤネル番号でもと
め、同様な動作を行なえば、１微調制御信号ごと
の同調周波数の変化ステツプを電子チユーナなど
の同調周波数制御感度のバラツキがあつてもほぼ
均一化することができる。この差の同調電圧は、
本発明を用いる選局装置では、各チヤネルの同調
電圧をデジタル信号として不揮発性メモリに記憶
しており、これらのチヤネル番号の同調電圧デー
タを読み出し、減算演算を行なうことにより容易
にもとまる。この微調制御信号を計数するなどし
て微調データとして記憶するものである。

以下本発明を実施例によつて詳細に説明する。
第２図から第５図は本発明の選局装置による微調
動作と微調データの記憶及び読み出しの動作につ
いて説明するものである。第２図で１は選局スイ
ツチ、２は選局制御回路、３は不揮発性メモリ、
４は第１のデータセレクタ、５は第１のシフトレ
ジスタ、６は第２のデータセレクタ７は第２のシ
フトレジスタ、８は演算回路、９は第３のデータ
セレクタ、１０は第４のデータセレクタ、１１は
第３のシフトレジスタ、１２は微調操作スイツ
チ、１３は微調回路、１４は第１の可逆カウン
タ、１５は第４のシフトレジスタ、１６は微調演
算信号発生回路、１７は第５のデータセレクタ、
２０は第２の可逆カウンタ、２１はＤ−Ａ変換
器、２２は電子チユーナである。第２図では選局
制御回路２の制御信号出力は、不揮発性メモリ２
のみ図示しているが、第２図に示す各回路ブロツ
クへも出力されている。第３図は、選局スイツチ
の回路を簡単に示したもので、１からｍまでの選
局スイツチがあり、１０１はポジシヨンが１の、
１０２はポジシヨンが２、１０３はポジシヨンが
ｍ−１の、１０４はポジシヨンｍの選局スイツチ
である。同図では３〜ｍ−２の選局スイツチは省
略してある。１０５から１０８は抵抗で一端子を
選局スイツチの一端に、もう一端を＋Ｂ（電源）
端子に接続しておりまた選局スイツチのもう一端
はアースに接続している。第４図は不揮発性メモ
リ３の記憶エリアを示したもので１アドレスあた
り14ビツトで“01”からｊアドレスまでの容量が
ある。第４図ではチヤネル番号に対応した同調電
圧データが14ビツトのデータ長でアドレス“01”
からｋ−１までに記憶されており、またｋからｊ
までのアドレスには前述したｍ個の選局スイツチ
に対応したｍポジシヨン分のチヤネル番号と微調
データが記憶されている。第４図で、このポジシ
ヨンに対応したアドレスのＡの部分６ビツトが微
調データを、Ｂの部分８ビツトがチヤネル番号を
記憶している。まず第２図により選局動作につい
て説明する。選局スイツチ１では第３図に示す、
選局スイツチのいずれかが押され、選局制御回路
２への信号が＋Ｂ電位すなわちＨレベルからアー
ス電位Ｌレベルになると、選局制御回路２で押さ
れたポジシヨンに対応した選局動作を行ない選局
制御回路２からの制御信号により、不揮発性メモ
リ３からポジシヨンに対応したアドレスのデータ
を読み出し、第１のデータセレクタ４を経て第１
のシフトレジスタ５にチヤネル番号を、第２のデ
ータセレクタ６を経て第２のシフトレジスタ７に
微調データを入力し、さらに、この微調データを
第１の可逆カウンタ１４にプリセツトする。次に
第１のシフトレジスタのチヤネル番号に応じて、
選局制御回路２から制御信号を出力して、不揮発
性メモリ３から同調電圧データを読み出し、第１
のデータセレクタ４、及び第３のデータセレクタ
９経て、第３のシフトレジスタ１１に入力する。
その後再び選局制御回路２からの制御信号によ
り、選局するチヤネル番号と一定チヤネル数、本
実施例では１チヤネル離れたチヤネル番号の同調
電圧データを不揮発性メモリ３から読み出し、第
１のデータセレクタ４、第３のデータセレクタ９
を経て演算回路８に入力する。この２回目の同調
電圧データ読み出しと同時に、選局制御回路２か
らの制御信号により、第３のシフトレジスタ１１
の同調電圧データを出力して、第３のデータセレ
クタ９に入力して、演算回路８で減算を行ない、
第４のデータセレクタ１０、第５のデータセレク
タ１７を経て第４のシフトレジスタ１５に入力す
る。このとき、第３のシフトレジスタ１１には、
第３のデータセレクタ９から、同じ同調電圧デー
タが入力される。次に、第３のシフトレジスタ１
１の同調電圧データを第３のデータセレクタ９を
経て、また第２のシフトレジスタ７の微調データ
を共に演算回路８に入力し、第４のシフトレジス
タの差の同調電圧データに対応した微調演算信号
発生回路１６の微調演算信号に応じて微調データ
の加減算を行ない、第４のデータセレクタ１０を
経て選局チヤネル番号の同調電圧データに微調デ
ータが加減算された信号を第３のシフトレジスタ
に入力する。このとき、第２のシフトレジスタ７
では、微調データは第２のデータセレクタ６を経
て同じデータが再入力される。その後第３のシフ
トレジスタ１１の同調電圧データを第２の可逆カ
ウンタ２０にプリセツトし、この第２の可逆カウ
ンタ２０のカウンタ値に応じて、Ｄ−Ａ変換器２
１にて直流の同調電圧に変換して電子チユーナ２
２に印加して選局チヤネル番号の信号に同調して
選局を行なう。

次に微調動作の概要について説明する。微調操
作スイツチ１２は図示はしないが、微調アツプ
（正方向）、微調ダウン（負方向）、微調メモリの
３個のスイツチから構成されている。いま、微調
アツプあるいはダウンの操作が行なわれると微調
回路１３では微調制御信号を出力して、第４のシ
フトレジスタ１５のデータに応じた、第２の可逆
カウンタ２０の特定のカウンタ段に入力し、微調
の正あるいは負の方向に従いカウンタ値を増減し
て、Ｄ−Ａ変換器２１の同調電圧出力値を変化さ
せ、電池チユーナ２２の同調周波数の微調を行な
うものである。このときの微調制御信号を第１の
可逆カウンタ１４で同様に微調の正あるいは負の
方向に従いカウントする。微調回路１３では第１
の可逆カウンタ１４のカウンタ値を監視して、微
調範囲に相当するカウンタ値に達した場合は、微
調制御信号の出力を禁止して微調動作を停止す
る。また、微調操作スイツチ１２の微調メモリの
スイツチ操作により、微調メモリ信号が選局制御
回路２に入力され、微調メモリ動作が行なわれ、
第１の可逆カウンタ１４のカウンタ値を第２のシ
フトレジスタ７にプリセツトした後、第１のシフ
トレジスタ５のチヤネル番号と第２のシフトレジ
スタ７の微調データを合わせ、第１のデータセレ
クタ４を経て、現在選局しているポジシヨンに対
応した不揮発性メモリ３のアドレスに記憶する。
このとき同じデータが第１のデータセレクタ４、
第２のデータセレクタ６を経て、第１のシフトレ
ジスタ５及び第２のシフトレジスタ７に再入力さ
れる。

次に各動作について詳細に説明する。第５図は
本発明の実施例の微調動作を説明するためのもの
であり第２図と同様の動作を行なうものについて
は説明を略する。第５図で第１の可逆カウンタ１
４は６ビツトのカウンタ、第２可逆カウンタは14
ビツトで構成されており、２０１〜２０７，２１
６はORゲート、２０８〜２１５はANDゲートで
ある。また第４のシフトレジスタ１５は８ビツト
で構成されている。３０１，３０３ORゲート、
３０２はANDゲート、３０４〜３１０は１クロ
ツク相当の遅延素子、３１１はNORゲートでこ
れらで微調演算信号発生回路１６を構成してい
る。また４０６は微調制御信号発生回路、４０７
は微調方向判定回路、４０１はインバータ、４０
２はNANDゲート、４０３はORゲートでこれら
で微調回路１３を構成している。なおこれらの回
路は図示していないがクロツク同期で動作する。
いま、微調時における１微調制御ごとの同調電圧
データの変化量を１チヤネル分の周波数変化に相
当する差の同調電圧データの1/64とすると、第５
図に示すように演算回路８で求めた差の同調電圧
データがMSD側（Most Significant Digit）か
ら“00001011101100”として求まつたとき、これ
を1/64とすることはLSD（Least Significant
Digit）６ビツトを切捨て、MSD側８ビツトの値
“00001011”を選択する。ここで第３のシフトレ
ジスタ１１のデータシフトと第２図に示す不揮発
性メモリ３からの１チヤネル離れたチヤネル番号
の同調電圧データ読み出しを同期して行ない、演
算回路８に入力して同調電圧データのLSD側か
ら減算演算をすすめ、同時に選局制御回路２から
第４のシフトレジスタ１５へも同期してシフト信
号を出力してこの演算回路８から出力される差の
同調電圧データを第４のシフトレジスタ１５に入
力する。第４のシフトレジスタ１５は８ビツトで
構成されているので、先に入力されるLSD側６
ビツトはシフトレジスタ内に残らず、結果的に差
の同調電圧データのLSD側６ビツトを切捨てた
ことになり、これにより差の同調電圧データを1/
６４にした値が第４のシフトレジスタ１５にセツト
される。一連の選局動作では、さらに微調データ
を選局チヤネル番号の同調電圧データに加減算す
るため選局制御回路２から、第４のシフトレジス
タ１５、微調演算信号発生回路１６、第３のシフ
トレジスタ１１には同調電圧データ長に相当する
14クロツク相当の期間シフト信号を出力する。
（第３のシフトレジスタ１１への信号出力は図示
せず。）ここでは、微調データの加減算について
は後述することとし、微調演算信号発生回路１６
と第４のシフトレジスタ１５の動作について説明
する。第６図は、シフト信号と微調演算信号発生
回路１６の動作について説明したものである。第
４のシフトレジスタ１５に第６図ａに示すような
シフト信号が入力されるとデータをMSD側から
LSD側に１クロツク単位でデータをシフトする。
この時、第５のデータセレクタ１７は遅延素子３
１０の出力を第４のシフトレジスタ１５に入力す
る。このシフト信号が入力される前には遅延素子
３０４〜３１０のデータはすべて“０”であるか
ら、例えばシフト信号発生前の第４のシフトレジ
スタ１５のデータが、前述した同様にMSD側か
ら“00001011”であつたとすれば、１クロツク相
当のシフト信号発生後には“00000101”となり、
次の１クロツク相当のシフト信号発生後は
“00000010”となる。以上のようにデータシフト
が行なわれるが第４のシフトレジスタ１５の
MSD側から１〜７段のレジスタ段データはNOR
３０１に接続されており、３クロツク相当のシフ
ト信号が発生した後に、すべてデータは“０”と
なり、NOR３０１の出力が“１”となる。一方
AND３０２にはシフト信号及びNOR３１１の出
力が接続されている。NOR３１１には遅延素子
３０４〜３１０のデータが入力されており、この
とき、これらのデータはすべて“０”であるから
NOR３１１の出力も“１”でAND３０２の出力
が“１”で次の４クロツク目に相当するシフト信
号で遅延素子３０４のデータは“０”から“１”
に変化する。４クロツク相当のシフト信号発生御
は遅延素子３０４の出力が“１”であるから
NOR３１１の出力は“０”で第６図のａに示す
ようにAND３０２の出力も“０”となる。その
後さらにシフト信号が発生して10クロツク相当の
シフト信号発生後には遅延素子３１０のデータは
“１”となり、さらに11クロツク相当のシフト信
号発生後には、第５のデータセレクタ１７をへて
第４のシフトレジスタに“１”信号を出力する。
14クロツク相当のシフト信号発生後には第４のシ
フトレジスタ１５のデータは第６図ｂに示すよう
に、シフト信号発生前の第４のシフトレジスタの
MSD側の最上位ビツトの“１”データのみを残
し、それ以下のデータはすべて“０”となる。こ
の動作は第４のシフトレジスタ１５にどのような
データが入力されても同様に行なわれる。この第
４のシフトレジスタ１５のデータを第２の可逆カ
ウンタ２０のANDゲート群に入力する。第４の
シフトレジスタ１５のLSD側の１段目のレジス
タ段のデータをOR２１６を経てAND２０８に、
LSD側の２段目のレジスタ段のデータはAND２
０９に、同様に第５図に示すように、残りの
LSD側から３〜８段目の各レジスタ段の出力は
AND２１０〜２１５に接続している。可逆カウ
ンタ２０ではAND２０８はカウンタの最下位ビ
ツト（2゜）のクロツク入力端子に、AND２０９
はOR２０１で前段のカウンタのキヤリー出力と
の論理和とりカウンタの2¹段のクロツク入力端子
に接続し、同様にAND２１０〜AND２１５も
OR２０２からOR２０７を経てカウンタの２²〜
２⁷のクロツク入力端子に接続されている。また
AND２０８〜２１５には微調回路１３からの微
調制御信号を共に入力している。前述したように
一連の選局動作が行なわれたあとは第４のシフト
レジスタ１５では特定のレジスタ段のみが“１”
であり他は“０”であるから、可逆カウンタ２０
のANDゲート群のただ一つのみのゲートが選択
される。第６図ｂのように、第４のシフトレジス
タ１５のMSD側から５段目のレジスタ段のデー
タのみが“１”である場合AND２１１のゲート
が開いている。いま、微調操作スイツチ１２で微
調アツプあるいはダウンの操作が行なわれると、
微調回路１３で、微調方向判定回路４０７からの
正あるいは負の微調方向の判定信号を可逆カウン
タ２０に出力するとともに、微調制御信号発生回
路４０６から１クロツク相当の微調制御信号を出
力する。ここでAND４０５は後述する微調範囲
制限動作を行なうものであり、制限がなくAND
４０５のゲータが開いているものとすると、微調
制御信号はAND２０８〜２１５に入力される。
いまAND２１１のゲートが開いているので、微
調制御信号はOR２０３を経て２³のカウンタ段の
値を１デジツト分すなわち第２の可逆カウンタ２
０のカンウンタ値を２³(8)デジツト分微調方向判
定回路４０７からの判定信号に応じて増減して変
更し、Ｄ−Ａ変換器２１から出力される同調電圧
を変化させ電子チユーナ２２の同調周波数を微調
する。同様にして他のチヤネル番号でも差の同調
電圧データを1/64した値の、“１”信号のある最
上位ビツトをもつて符号化し、すなわち、本実施
例では、第４のシフトレジスタ１５のMSD側よ
りの“１”信号のあるレジスタ段以外の信号を切
捨て（“０”にして）、符号化した値に応じて第２
の可逆カウンタの各々のカウンタ段のクロツク入
力端子をANDゲートで切換えて、微調制御信号
を入力してカウンタ値を変更して微調が行なわれ
る。本実施例では、差の同調電圧データを1/64し
た値の“１”信号のある最上位ビツトをもつて符
号化し、第２の可逆カウンタ２０の特定のカウン
タ段のクロツク入力端子から微調制御信号を入力
するため、最上位ビツト未満のデータは切捨てら
れる。例えば差の同調電圧データを1/64した値が
MSD側から“00011111”（31デツトの変化）でも
“00010000”（16デジツトの変化）でも、第４のシ
フトレジスタ１５のMSD側４段目のレジスタの
“１”信号により符号化して、第２の可逆カウン
タ２０のLSD側から５段目2⁴のカウント段を選択
して微調を行なうので、１微調制御信号ごとのカ
ウンタ値の変更は共に2⁴＝16デジツトになり同調
電圧データにより約２倍の偏差を生じる。このた
め本実施例では１微調制御信号ごとに同調電圧デ
ータが１チヤネル分の差の同調電圧データの1/64
から約1/128のステツプで、すなわち１チヤネル
の周波数間隔の1/64から約1/128の周波数ステツ
プの間で変化する。以上、本実施例によれば電子
チユーナの同調電圧制御感度のチヤネル間あるい
は、製造時にバラツキあつた場合でも、１微調制
御信号あたりの同調周波数の変化量を1/Nから約
１／／2Nの約２倍程度に均一化でき、また微調制御 時、同調電圧データの設定されている可逆カウン
タのカウンタ値の変更も最下位ビツトからではな
く、カウンタ段の途中から行なうので、データ変
更が迅速になるなどの利点がある。なお、本実施
例で、差の同調電圧データをＮ分割するとき、差
の同調電圧データがＮデジツト未満、すなわち第
５図で、Ｎ＝64とした時、差の同調電圧データが
64デジツト未満で、第４のシフトレジスタ１５の
データがすべて“０”の時はNOR３０１が“１”
であり、OR２１６をへてAND２０８に入力して
おり等価的にLSD側の最下位のレジスタ段に
“１”信号があると等価な動作を行なう。

なお電子チユーナなどでは制御素子である可変
容量ダイオードの可変範囲に限界があること、チ
ヤネル番号が連続であつても、信号周波数帯が異
なるなどするため、第１図に示すように全チヤネ
ル番号連続して同調電圧が変化することはまれで
ある。例えば日本国内のテレビジヨン信号では受
信周波数帯はチヤネル番号１〜３、４〜12、13〜
63と３チヤネル群に分け設定されており、チヤネ
ル番号３と４、チヤネル番号12と13では同調電圧
の変化は連続的でない。また比較するチヤネル番
号を選局チヤネル番号の上下どちらにとるにして
も、この受信可能なチヤネル群の最高、最小のチ
ヤネル番号どちらかでは、比較するチヤネル番号
の同調電圧データがないことになる。このため、
選局するチヤネル番号に応じて、比較するチヤネ
ル番号を、上側（大きい）の一定チヤネル番号離
れたチヤネルにするか、下側（小さい）の一定チ
ヤネル番号離れたチヤネルを選択するかを選局制
御回路２にて記憶し、選局時、チヤネル番号に応
じて比較するチヤネル番号の上側、下側を判断し
同調電圧データを読み出している。これにより演
算回路８では一定チヤネル離れたチヤネル番号の
同調電圧データと選局チヤネル番号の同調電圧デ
ータの大小関係を、選局制御回路２からの比較す
るチヤネル番号が選局チヤネル番号の上側か、下
側かであるかの制御信号により判断して選局チヤ
ネル番号の同調電圧データと一定チヤネル番号離
れたチヤネル番号の同調電圧を被算数と減数に選
定区別して、常に正あるいは負どちらか一方の差
の同調電圧データを第４のシフトレジスタ１５に
入力するものである。本発明の実施例では常に正
の差の同調電圧データが得られるようにしてい
る。

以上、微調動作について説明したが、次に微調
範囲制限動作について述べる。第５図の本発明の
実施例にもとづき、詳しく述べる。前述したよう
に微調操作スイツチ１２で、微調アツプあるいは
ダウンスイツチが操作されると微調回路１３の微
調方向判定回路４０７から微調方向の正か負の判
定信号を出力するとともに微調制御信号発生回路
４０６から１クロツクの微調制御信号を出力す
る。この判定信号と微調制御信号は同調電圧デー
タがセツトされている第２の可逆カウンタ２０に
印加され、同調電圧データを増減するとともに、
第１の可逆カウンタ１４にも入力して微調制御信
号を判定信号に応じて積算してカウントしてい
る。この第１の可逆カウンタ１４は６ビツト構成
され、そのLSD側５ビツトの信号と、MSD側の
最上位ビツトをインバータ４０１で符号反転した
信号はNAND４０２及びOR４０３に入力してい
る。またこれらのNAND４０２、OR４０３には
微調方向判定信号も入力している。なおこの微調
方向判定信号は正方向では“１”、負方向では
“０”の信号が微調方向判定回路４０７から出力
される。さらにNAND４０２とOR４０３の出力
信号をAND４０４に入力し、このAND４０４の
信号出力をAND４０５に入力してAND４０５で
微調制御信号の出力を制限しており、これらで微
調範囲制限回路を構成している。いま微調制御信
号を積算してカウントする第１の可逆カウンタ１
４のカウンタ値がすべて“０”として基準状態か
ら考える。第１の可逆カウンタ１４のカウンタ値
が“０”でNOR４０３AND４０２の出力信号は
“１”となり、AND４０４の出力信号も“１”と
なるから、AND４０５のゲートが開いている。
このとき、微調スイツチ１２の微調アツプ（正方
向）スイツチが操作されると、微調方向判定回路
４０７から“１”信号が、また微調制御信号発生
回路４０６から微調制御信号が出力されAND４
０５のゲートが開いているので微調制御信号は、
第２の可逆カウンタ２０に入力され微調動作が行
なわれるとともに、第１の可逆カウンタ１４で微
調制御信号をカウントしはじめる。さらに正方向
の微調アツプ操作を続け第１の可逆カウンタ１４
のカウンタ値がLSD側から“111110”となり、
さらに正方向の微調アツプ操作を続けようとする
とNAND４０２の入力がすべて“１”となり、
NAND４０２の出力が“０”でAND４０４の信
号出力も“０”となりAND４０５のゲートを閉
じて微調制御信号の出力を停止して、これ以上の
正方向への微調動作が行なわれないようにする。
この状態で負方向の微調ダウン操作が行なわれる
と、微調方向判定回路４０７の信号出力が“０”
であるからNAND４０２の信号出力が“１”で
AND４０４の信号出力も“１”となり、AND４
０５のゲートを開き、微調制御信号を出力して負
方向の微調動作を開始する。この後、負方向の微
調ダウン操作が続けられ、第１の可逆カウンタ１
４のカウンタ値がすべて“０”になつたあと、全
て“１”となり、カウンタ値がLSD側から
“000001”となり、さらに負方向の微調ダウン操
作を続けようとした場合はNOR４０３の入力が
“０”で、出力も“０”となり、AND４０４の信
号出力が“０”となり、AND４０５のゲートを
閉じて微調制御信号の出力を停止して、これ以上
の負方向への微調動作が行なわれないようにす
る。この状態で正方向の微調アツプ操作が行なわ
れた場合には微調方向判定信号が“１”となり
OR４０３の出力が“１”でAND４０４の出力も
“１”となり、AND４０５のゲートを開き微調制
御信号を出力して正方向の微調動作を開始する。
以上のようにして微調範囲の制限が行なわれ基準
状態から見て、正方向には31微調制御信号分、負
方向には第７の可逆カウンタ１４のカウンタ値が
全て“０”から全て“１”となる変化点を含み32
微調制御信号分だけの微調範囲に制限する。第５
図に示す実施例では１微調制御で１チヤネルの周
波数間隔の約1/64から1/128で同調周波数が変化
するから、制限範囲は正負方に各々１チヤネルの
周波数間隔の1/4〜1/2となり、微調操作時に異な
るチヤネル番号の信号受信を防止できる。本発明
を用いる選局装置ではチヤネル番号に対応した同
調電圧データが不揮発性メモリに記憶されてお
り、またこの差の同調電圧データを選局するたび
に求め、この値をＮ分割して１微調制御信号によ
る同調周波数の変化量を得ており、チヤネル番号
が変化してもあるいは電子チユーナ等の生産時に
同調電圧制御感度などにバラツキを生じた場合で
も、偏差の少ない微調時の周波数変化制限範囲を
得られ異なつたチヤネル番号の信号受信を防止で
きる。

次に微調データの不揮発性メモリ３への記憶と
選局時に再び読み出した微調データの加減算につ
いて説明する。まず第５図に示す本発明の実施例
にもとづき、微調データについて説明する。前述
したように微調操作時には、微調制御信号を第１
の可逆カウンタ１４で積算してカウントしてお
り、また１微調整制御信号ごとの同調電圧データ
の変化を符号化して、同調電圧データがセツトさ
れている第２の可逆カウンタ２０の特定カウンタ
段のMSD側のカウンタ値を１微調制御信号ごと
に１デシツトずつ対応して変化させているので、
微調制御信号の第１の可逆カウンタ１４のカウン
タ値と第２の可逆カウンタ２０の特定のカウンタ
段のMSD側のカウンタ値を変更したデジツト数
と対応する。前述した例のように、第２の可逆カ
ウンタ２０の2³のカウンタ段に例えば基準状態か
ら性方向に微調操作が行なわれ15度微調制御信号
が入力されると、第１の可逆カウンタ１４のカウ
ンタ値はLSD側から“111100”であり、また第
２の可逆カウンタ２０の基準状態のカウンタ値が
LSD側から“11100000101000”であつたとすれ
ばLSD側から2³のカウンタ段、すなわちLSD側か
ら４ビツト目以降のカウンタ値に15デジツト加算
した“11111110101000”となる。また基準状態か
ら負方向の微調操作が行なわれ、同じく15度微調
制御信号が入力した場合には第１の可逆カウンタ
１４のカウンタ値が全て“０”から全て“１”と
なり、この後LSD側から“100011”となる。こ
れは正方向の15度の微調制御信号のカウンタ値の
“２”の補数値であり、基準状態から負方向の微
調制御信号はすべて“２”の補数値でカウントす
る。これは第１の可逆カウンタ１４のカウンタ値
が全て“０”から全て“１”になるダウンカウン
ト動作がカウンタ値を単に“１”“０”を反転す
る“１”の補数に１デジツト分データ加算するこ
とになり、これによりダウンカウント時のカウン
ト値が“２”の補数となるものである。このと
き、第２の可逆カウンタ２０では、同様にLSD
側から４ビツト目以降のカウンタ値を15デジツト
減算した“11110001001000”となる。一方、前述
したように本発明の実施例では、微調制限動作を
行なつており、第１の可逆カウンタ１４では正方
向の微調、すなわち、MSD側の最上位ビツトが
“０”の時、LSD側５ビツトのデータの変化を
LSDから“00000”から“11111”の間に、また
負方向の微調、すなわち、MSD側の最上位ビツ
トが“１”の時、LSD側５ビツトのデータ変化
を同様に“00000”から“11111”のカウンタ値に
制限しているので、第１の可逆カウンタ１４の６
ビツトのカウンタ段で微調状態をすべてあらわす
ことができる。LSD側５ビツトが微調制御信号
の計数値で、MSD側１ビツトが基準状態からの
微調方向を示しており“０”が正方向、“１”が
負方向への微調であることを示す。この第１の可
逆カウンタ１４の微調データは前述したように第
２図で微調操作スイツチ１２の微調メモリスイツ
チの操作により、第２のシフトレジスタ７にプリ
セツトされ、第１のシフトレジスタ５のチヤネル
番号とともに選局しているポジシヨンに対応した
不揮発性メモリ３のアドレスに記憶される。以上
の微調データの構成によれば、電子チユーナ等
に、同調周波数制御感度に数十倍のバラツキがあ
つた場合でも、所要の同調周波数の微調変化範囲
をほぼ偏差なく短かいデータ長（記憶ビツト数）
で表わすことが可能で、メモリ容量を小さくでき
る。

次に微調データの加減算について説明する。第
７図は第２図及び第５図に示す本発明の実施例の
うち同調電圧データへの微調データの加減算につ
いて説明するための主要回路を示すものである。
５０１，５０２はNORゲートで、RSフリツプフ
ロツプ５０３を構成し、また５０４，５０５はイ
ンバータ、５０６，５０９ではANDゲート、５
０７はNORゲート、５０８はフルアダー（加算
器）、５１０は１クロツク遅延素子で、これらで
演算回路８の同調電圧データへの微調データの加
減算回路部を構成している。７０１は第２のシフ
トレジスタ７の１段、７０２は５段のそれぞれレ
ジスタ段である。また６０１は、データセレクタ
で第２図に示す、第２のデータセレクタ６と等価
であるが、微調データの加減算動作時に、シフト
レジスタ段７０２のデータを再入力するためのも
のである。選局時、微調データは第２のシフトレ
ジスタ７にセツトされレジスタ段７０１には微調
データのうちMSD側の１ビツトで微調方向を示
す信号が、７０２のレジスタ段には残りの５ビツ
トの微調程度を示す微調制御信号の計数値がセツ
トされる。第８図は、第７図に示す回路動作を示
すための信号波形図で、第５図、第６図で説明し
た微調演算信号発生回路１６の動作と関連し説明
する。基準状態の同調電圧データが第５図の説明
と同様にLSD側から“11100000101000”であり、
微調データがLSD側から“100011”で、下位６
ビツトを切捨てた第４のシフトレジスタ１５の差
の同調電圧データがMSD側から“00001011”で
あるとする。第７図で選局制御回路２からは微調
データの加算時、14クロツク相当のシフト信号を
第３のシフトレジスタ１１、演算回路８、及び第
４のシフトレジスタ１５に出力している。また微
調演算信号発生回路１６のAND３０２、OR３０
３の出力を演算回路８に入力している。微調デー
タの加減算演算が始まり、選局制御回路２からシ
フト信号が発生しAND３０２の出力が“１”と
なりRSフリツプフロツプ５０３の出力が“０”
から“１”となる一方OR３０３の微調演算信号
も“１”となり第２のシフトレジスタ７のレジス
タ段７０２のデータをシフトしてAND５０９を
経てOR５０７に入力する。OR３０３は、AND
３０２が“１”となつたあと、レジスタ段７０２
の全データをシフトする５クロツク間の微調演算
信号の“１”信号を出力する。AND５０６には
レジスタ段７０１の微調方向の信号と前述した微
調演算信号をインバータ５０５で反転した信号と
NOR５０２の出力信号を入力している。AND５
０６の出力はAND５０９とともにOR５０７に入
力し、OR５０７の出力信号は、フルアダー５０
８で第３のシフトレジスタ１１から第３のデータ
セレクタ９を経て入力する同調電圧データと加算
演算するとともに、第４のデータセレクタ１０を
経て、第３のシフトレジスタ１１に再入力して微
調データの加減算を行なう。本実施例のデータ例
では、第８図に示すように、シフト信号が発生す
る前はインバータ５０４の出力は“１”となり、
NOR５０２の出力も“０”で、AND５０６が
“０”であり、シフト信号が出力して３クロツク
間は微調演算信号出力も“０”でAND５０９の
出力も“０”でOR５０９の出力は“０”であ
る。４クロツク目にはAND３０２が“１”とな
るのでNOR５０２の出力が“１”となるが微調
演算信号がOR３０３から５クロツク間“１”信
号出力するので、インバータ５０５の出力が
“０”でAND５０６の出力は“０”のままであ
る。一方、微調演算信号が“１”の間はAND５
０９のゲートは開いており、レジスタ７０２の微
調制御信号の計数値を本実施例では“10001”の
データをAND５０８に入力する。すなわち、同
調電圧データと、この微調制御信号の計数値の加
算は同調電圧データのLSD側４ビツト目から加
算を行ない、微調操作時の、同調電圧データの変
更ビツト数と対応させている。５クロツク間の微
調演算信号出力後、AND５０９のゲートは閉じ
るが、インバータ５０５の出力が“１”となつて
レジスタ７０１の微調方向の信号が“１”である
からAND５０６の出力が“１”、OR５０７の出
力も“１”となり、それ以後シフト信号が出力さ
れている期間は“１”信号を入力する。これは、
同調電圧データのLSDから４ビツト目以降のデ
ータに、微調制御信号の計数値１５の“２”の補
数、第８図に示すようにLSD側から
“10001111111”を加算すなわち同調電圧データの
４ビツト目以降データを15デジツト分減算する。
これにより同調電圧データは微調操作時と同じデ
ータ、LSD側から“11110001001000”となる。
微調データが正方向でレジスタ７０１のデータが
“０”のときは、AND５０６の出力も常に“０”
なので微調演算信号が出力御はNOR５０７の出
力は“０”となり同調電圧データには、レジスタ
７０２のデータがそのまま、差の同調電圧データ
に対応したビツト数から５ビツト分加算される。
なお、同調電圧データと微調データの加減算はシ
フト信号のクロツク同期で時系列にデータの
LSD側から演算が行なわれ、そのクロツク（ビ
ツト数で）桁上げ信号が出た時には、１クロツク
遅延素子５１０で信号遅延してフルアダー５０８
の桁上げ信号端子に入力して、次のクロツク同期
（ビツト数）での演算を行なう。

この微調演算信号は、第５図及び第６図に示し
たように常に微調操作時の同調電圧データがセツ
トされている第２の可逆カウンタ２０の変更ビツ
ト数と対応した、すなわち同調電圧データの変更
ビツト数が出力されるクロツクに同期して信号が
出力される。基準となる差の同調電圧データは微
調操作時と、選局時、微調データを加減算する時
では変化がないので、選局時、微調操作時と同じ
微調データの変更が行なわれる。以上の本発明の
実施例によれば微調データの加減算が再現よく容
易にしかも迅速に行なわれるなどの利点を有す
る。

なお、上述した本発明の実施例では１微調制御
信号で約１／Ｎ〜１／2Nの２倍程度の周波数変化ステ ツプの差があるが、これを減少させほぼ均一とす
るような微調回路、例えば、前述した実施例の第
４のシフトレジスタ１４の差の同調電圧データの
上位ビツトをもつて単位符号化するではなく、１
微調制御信号ごとに、この差の同調電圧データ分
を、同調電圧データがセツトされている。可逆カ
ウンタの最下位ビツトからクロツク信号入力する
ような微調方法であつても、実施例と同様に、微
調制御信号を符号化して扱え同様の効果が得られ
る。

また本発明の実施例では、微調データをチヤネ
ル番号の同調電圧データが記憶されている同一不
揮発性メモリ内に記憶しているが、他の記憶装置
に記憶してもなんら問題はない。

本発明によれば、電子チユーナ等の生産時のバ
ラツキあるいはチヤネル番号によつて同調周波数
制御感度に数十倍の偏差があつても、微調状態を
短かいデータ長、すなわち短かい記憶ビツト数で
の構成することが可能で、記憶装置のビツト数を
削減でき規模の小さい安価な選局装置を得られる
などの効果を有する。

【図面の簡単な説明】

第１図は本発明の内容の概略を説明するための
電子チユーナの同調曲線を説明するための特性
図、第２図は本発明の選局装置の一実施例を示す
ブロツク図、第３図は、第２図に示す本発明の実
施例の１部分の回路図、第４図は本発明の実施例
に用いる記憶装置のメモリ内容を示す模式図、第
５図は第２図の本発明の実施例の動作を説明する
ための回路図、第６図ａは第５図に示す回路動作
を説明するための信号波形図、第６図ｂはシフト
レジスタを示す模式図、第７図は第５図に示す回
路動作をさらに詳しく説明するための回路図、第
８図は第７図に示す回路の動作を説明するための
信号波形図である。 ２……選局制御回路、３……不揮発性メモリ、
７……第２のシフトレジスタ、８……演算回路、
１１……第３のシフトレジスタ、１３……微調回
路、１４……第１の可逆カウンタ、１５……第４
のシフトレジスタ、１６……微調演算信号発生回
路、２０……第２の可逆カウンタ、２１……Ｄ−
Ａ変換器、２２……電子チユーナ。

Claims (1)

1. 【特許請求の範囲】 １ 電圧制御型の同調回路を有する電子チユーナ
   と、電子チユーナに印加する同調電圧をデジタル
   信号に変換して、選局するチヤネル番号に対応し
   た同調電圧データを恒久的に記憶する不揮発性メ
   モリと、選局時には選局希望チヤネル番号に対す
   る同調電圧データを前記不揮発性メモリから読み
   出し、この同調電圧データをＤ−Ａ（デジタル−
   アナログ）変換して電気電子チユーナに印加して
   選局を行なう手段と、同調電圧データを微少変化
   して、電子チユーナの同調周波数を変化させる微
   調回路と、前記微調状態を微調データとして記憶
   する記憶装置と、選局時に前記記憶装置からの微
   調状態を示す微調データを読み出し、微調データ
   に応じて選局チヤネル番号の同調電圧データを変
   化してなる選局装置において微調操作時の微調制
   御信号を前記微調回路から出力し、１微調制御信
   号ごとの同調電圧データの変化量を選局したチヤ
   ネル番号と、このチヤネル番号とほぼ一定のチヤ
   ネル数だけ離れたチヤネル番号との同調電圧デー
   タとの差の同調電圧データを分割した値を基準に
   して求め、１微調制御信号ごとに変化させるとと
   もに微調操作時、前記微調制御信号を微調操作時
   の同調電圧データの変化方向に応じて積算して計
   数し、微調データとすることを特徴とする選局装
   置。 ２ 特許請求の範囲第１項記載の選局装置におい
   て、微調操作時の微調データを、選局時に同調電
   圧データに加減算して変更するにあたり、選局チ
   ヤネル番号と、このチヤネル番号から一定チヤネ
   ル数だけ離れたチヤネル番号との差の同調電圧デ
   ータを分割した値に応じて、微調データの加減算
   を開始する同調電圧データのビツト位置を変更し
   てなる選局装置。 ３ 特許請求の範囲第１項又は第２項記載の選局
   装置において、微調操作が行なわれていない基準
   状態から、同調電圧データの減少方向の微調操作
   では微調制御信号を２の補数値で積して計数を行
   ない微調データとすることを特徴とする選局装
   置。 ４ 特許請求の範囲第１項、第２項又は第３項記
   載の選局装置において、微調データをチヤネル番
   号に対応した同調電圧データを記憶している前記
   不揮発性メモリ内に記憶することを特徴とする選
   局装置。