JPH0362143A - キャッシュライトバック制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、記憶装置の一部の内容の写しが置かれるキ
ャッシュメモリを備え、キャッシュライトハック方式を
適用するシステムに係り、特にキャッシュライトバック
動作を効率的に行うためのキャッシュライトバック制御
方式に関する。

（従来の技術） 近年の計算機システムでは、一般に主記憶の一部の内容
の写しが置かれるキャッシュメモリを備えており、同メ
モリに目的データが存在する場合（キャツシュヒツト時
）には同メモリから目的データを得ることで、上記憶１
．二対する実際のアクセスを不要として主記憶アクセス
（メモリアクセス）の高速化を図っている。同様に、デ
ィスク装置の一部の内容の写しが置かれるキャッシュメ
モリをディスクコントローラに設け、デスクアクセスの
高速化を図ることも知られている。このディスクコント
ローラに設けられるキャッシュメモリは、一般にディス
クキャッシュと呼ばれている。

さて、上記したように主記憶またはディスク装置などの
記憶装置の一部の内容の写しが置かれるキャッシュメモ
リを備えたシステムでは、処理速度の一層の高速化のた
めに、記憶装置に対するＣＰＵ等からのライトアクセス
要求時にはキャッシュメモリだけを対象に書込みを行い
、記憶装置への書込みはキャッシュメモリの記憶データ
を用いて別のタイミングで（対応するキャッシュメモリ
のブロックが追出されるキャッシュミスヒツト時に、或
は定期的に）ブロック単位で行うキャッシュライトバッ
ク方式が一般に適用される。例えば、キャッシュミスヒ
ツト時にキャッシュライトバック動作を行う方式では、
キャッシュミスヒツトが発生すると、キャッシュメモリ
の追出し対象ブロック（キャッシュブロック）の内容を
全てキャッシュメモリから記憶装置に書き戻す動作が行
われ、しかる後に、キャッシュミスヒツトとなったアド
レスに対応する記憶装置内のブロックデータが上記追出
し対象ブロックに読出されて格納されることになる。

一方、定期的にキャッシュライトバック動作を行う方式
では、キャッシュメモリをブロック毎に管理するキャッ
シュディレクトリの各エントリに、対応するブロックの
内容の記憶装置への書き戻しが必要か否かを示す書き戻
しフラグが設けられる。この書き戻しフラグは、ライト
アクセス要求に応じてキャッシュメモリ内ブロックにデ
ータが書込まれた際にオンされる。キャッシュディレク
トリの各エントリの書き戻しフラグの状態は定期的にチ
エツクされ、同フラグがオン状態にあるブロックの内容
が全て記憶装置に書き戻される。

この書き戻しが実行されると、対応する書き戻しフラグ
がオフされる。

（発明が解決しようとする課題） 上記したように、キャッシュライトバック方式を適用す
る従来のシステムでは、キャッシュライトバック対象と
なるキャッシュメモリ内ブロックのデ・−夕は全て記憶
装置に書き戻されるようになっており、この書き戻し動
作（キャッシュライトバック動作）に多大な時間を要し
ていた。ところが、キャッシュライトバックの対象ブロ
ックには、記憶装置の対応鎮域内のデータと同一内容の
データが含まれており、このようなデータまでもキャッ
シュライトバック動作で記憶装置に書き戻すのは無駄で
あった。

この発明は上記事情に鑑みてなされたものでその目的は
、キャッシュライトバックの対象ブロック内のデータの
うち、記憶装置の対応領域内のデータと異なる内容のデ
ータだけを選択的にキャッシュライトバックすることが
でき、もってキャッシュライトバック動作の高速化が図
れるキャッシュライトバック制御方式を提供することに
ある。

［発明の構成］ （課題を解決するための手段） この発明は、記憶装置の一部の内容の写しが置かれるキ
ャッシュメモリを備え、キャッシュライトバック方式を
適用するシステムに、上記キャッシュメモリと同数のブ
ロック領域を有し、上記記憶装置からキャッシュメモリ
のブロック領域にデータが読込まれた際に同データを対
応するブロック領域に保存するためのサブキャッシュメ
モリと、キャッシュライトバック動作時に、キャッシュ
ライトバック対象となるキャッシュメモリ内ブロック領
域および同領域に対応するサブキャッシュメモリ内ブロ
ック領域に対する所定長のデータｌｊ位の読出し制御を
行うと共に、キャッシュメモリ西ブロック領域から読出
したデータの記憶装置への書込み制御を行う制御手段と
、この制御手段の読出し制御によってキャッシュメモリ
およびサブキャッシュメモリから読出された両データを
比較して一致の有無を検出するする比較手段とを設け、
この比較手段によってデータ一致自゛りが検出された場
合には、対応するキャッシュメモリからの読出しデータ
を記憶装置に書込む動作が制御手段によって省略される
ようにしたことを特徴とするものである。

（作用） 上記の構成によれば、記憶装置からキャッシュメモリの
ブロック領域にデータが読出されると、そのデータがそ
のままサブキャッシュメモリの対応ブロック領域に保存
される。ＣＰＵ等からのライトアクセス要求時には、対
応するライトデータがキャッシュメモリに書込まれる。

この際、上記ライトデータをサブキャッシュメモリの対
応する領域に書込む動作は行われない。また、キャッシ
ュバッファ方式を適用していることから、上記ライトデ
ータを記憶装置の対応する領域に書込む動作も行われな
い。さて、キャッシュメモリのデータを記憶装置に書込
むキャッシュライトバック動作時には、制御手段の制御
によって、キャッシュライトバック対象となるキャッシ
ュメモリ内ブロック領域は勿論、同領域に対応するサブ
キャッシュメモリ内ブロック領域から所定長のデータ単
位で読出しが行われる。このキャッシュメモリおよびサ
ブキャッシュメモリから読出された両データは比較手段
によって比較され、一致の有無が検出される。もし、キ
ャッシュメモリからの読出しデータがライトアクセス要
求時に書替えられたものであれば比較手段によって不一
致が検出され、書替えられたものでなければ一致が検出
される。この比較手段の比較結果（一致の有無の検出結
果）は制御手段に通知される。制御手段は、キャッシュ
ライトハック動作時に、比較手段によって一致Ｈりが検
出された場合には、その際のキャッシュメモリからの読
出しデータは記憶装置の対応領域のデータと同一内容で
あるものとして、上記読出しデータを記憶装置の対応領
域に書込む動作を省略し、比較手段にって一致無しが検
出された場合だけ、その際のキャッシュメモリからの読
出しデータを記憶装置の対応領域に書込む。以上の結果
、キャッシュライトバック対象となるキャッシュメモリ
内ブロック領域のデータのうち、ライトアクセス要求時
に書替えられて記憶装置の対応データと異なる内容とな
ったデータだけが選択的に記憶装置に書き戻され、ブロ
ック領域の全てのデータを無条件で記憶装置に書き戻し
ていた従来方式に比べ、キャッシュライトバック動作の
高速化が可能となる。

（実施例） 第１図はこの発明を適用する計算機システムの一実施例
を示すブロック構成図である。同図において、１１は各
種プログラムデータ、一般データ等が格納される記憶装
置、例えば主記憶、１２は主記憶１１の一部の写しがブ
ロックｔｉｔ位で置かれるキャッシュメモリ、１３はキ
ャッシュメモリ１２と同数のブロック（ブロック領域）
を有するサブキャッシュメモリである。このサブキャッ
シュメモリ１８は、主記憶１１のデータ（ブロックデー
タ）がキャッシュメモリ１２１Ｎブロツクに読出された
際に、そのブロックデータを同サブキャッシュメモリ１
３の対応ブロックにそのまま保存するのに用いられる。

１４はシステムの中心を成し、キャッシュメモリ１２を
介して主記憶１１をアクセスするＣＰＵ、１５はキャッ
シュライトバック動作時に、キャッシュライトバック対
象となるキャッシュメモリ１２内ブロツクおよび同ブロ
ックに対応するサブキャッシュメモリ１３内ブロツクに
対する所定長のデータ単位の読出し制御を行うと共に、
キャッシュメモリ１２内ブロツクから読出されたデータ
の上記ｔａｌｌへの書込み制御を後述する比較器１７の
比較結果に応じて行うコントロールロジック、１Ｂはコ
ントロールロジック１５による上記ｔａｌｌの制御に供
されるメモリコントロール線である。１７はキャッシュ
ライトバック動作時に（コントロールロジック１５の制
御によって）キャッシュメモリ１２およびサプキャッシ
ュメモリ１３から読出されるデータを比較して、その一
致の有無を検出するための比較器、１８は比較器１７の
比較結果（一致有無の検出結果）をコントロールロジッ
ク１５に通知するための信号線である。なお第１図にお
いては、キャッシュメモリ１２のディレクトリ情報を管
理するディレクトリメモリ等は本発明に直接関係しない
ため省略されている。

次に、この発明の一実施例の動作を説明する。

まずコントロールロジック１５は、主記憶ＩＩのブロッ
クデータをキャッシュメモリ１２の対応ブロックに読出
して書込む際には、同ブロックデータをサブキャッシュ
メモリ１３の対応ブロックにも書込む。ＣＰＵ１４は、
王妃ｔａｌｌに対するアクセス要求時において、アクセ
ス先アドレスに対応するブロックデータがキャッシュメ
モリ１２に存在するキャツシュヒツトの場合には、キャ
ッシュメモリ１２だけを高速アクセスして動作する。し
たがって、ライトアクセス要求時にキャツシュヒツトと
なった場合には、キャッシュメモリ１２の対応ブロック
内に対してのみライトデータの書込みが行われる。

この際、主記憶１１に対する書込みは行われないため、
主記憶１１およびキャッシュメモリ１２それぞれの対応
ブロックの内容に不一致部分が生じる。そこで、キャッ
シュメモリ１２の対応ブロックのデータを、別途主記憶
１１に書き戻すキャッシュライトバック動作が必要とな
る。この動作は、ＣＰＵ１４からのアクセス要求時にキ
ャッシュミスヒツトが発坐し、キャッシュメモリ１２内
の成るブロックの追出しが行われる際に次のように行わ
れる。

キャッシュミスヒツトが発生し、キャッシュメモリ１２
内の追出し対象ブロック、即ちキャッシュライトバック
対象ブロックが決定されると、コントロールロジック１
５はこのキャッシュライトバック対象ブロックのアドレ
スを順に発生し、キャッシュメモリ１２からの所定長単
位のデータ読出しを開始する。このアドレスはサブキャ
ッシュメモリ１３にも同時に与えられる。しかしてコン
トロールロジック１５は、キャッシュメモリ１２と同一
のサブキャッシュメモリ１３のアドレスからの読出しを
、キャッシュメモリ１２からの読出しと同時並行的に実
行する。キャッシュメモリ１２およびサブキャッシュメ
モリ１３の同一アドレスから同時に読出されたデータは
比較器１７に供給される。比較器１７はこの両データを
比較し、両データが一致しているか否かを判別する。

比較器１７の比較結果は信号線１８を介してコントロー
ルロジック１５に供給される。コントロールロジック１
５は、信号線１Ｂの状態により（比較器１７で一致有り
が判別されたか否か、即ちキャッシュメモリ１２からの
読出しデータがライトアクセス要求時に書替えられたも
のであるか否かを判別し、その判別結果により）王妃ｔ
ａｌｌに対する書込みをメモリコントロール線１６を介
して制御する。即ちコントロールロジック１５は、キャ
ッシュメモリ１２およびサブキャッシュメモリ１３の同
一アドレスのデータが一致している場合には、キャッシ
ュメモリ１２からの読出しデータは書替えられておらず
、したがって同データと主記憶１１の対応アドレスのデ
ータとは同一内容であることから、キャッシュメモリ１
２からの読出しデータを主記憶１１に書込む動作を省略
し、次のアドレスの処理に進む。これに対して、キャッ
シュメモリ１２およびサブキャッシュメモリ１３のｌ、
ｊＪ−アドレスのデータが一致していない場合には、キ
ャッシュメモリ１２からの読出しデータは書替えられて
おり、したがって同データと主記憶１１のχ（応アドレ
スのデータとは異なっていることから、コントロールロ
ジックＩ５はキャッシュメモリ１２からの読出しデータ
を主記憶１１に書込む動作を実行し、しかる後に次のア
ドレスの処理に進む。

コントロールロジック１５は以上の制御動作を、キャッ
シュメモリ１２内のキャッシュライトバック対象ブロッ
クおよび同ブロックに対応するサブキャッシュメモリ１
３内ブロツクの全アドレスについて実行すると、即ち一
連のキャッシュライトバック動作を終了すると、キャッ
シュミスヒツトとなったアドレスに対応する主記憶１１
内ブロツクのデータを読出し、それまで読出し対象とな
っていたキャッシュメモリ１２およびサブキャッシュメ
モリｌ３内ブロツクに書込む。この際、ライトアクセス
要求時のキャッシュミスヒツトであれば、キャッシュメ
モリ１２の対応ブロックの一部データがライトデータに
書替えられる。

なお、前記実施例では、キャッシュミスヒツト時にキャ
ッシュライトバック動作が行われる場合について説明し
たが、本発明は、従来例で述べたようにキャッシュメモ
リの各ブロックに対応して書き戻しフラグを用意し、同
フラグの状態を定期的にチエツクしてそのチエツク結果
に応じてキャッシュライトバック動作を行うシステムに
も応用可能である。また、本発明はディスクキャッシュ
システムにおけるキャッシュライトバック動作にも応用
可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、キャッシュライ
トバックの対象ブロック内のデータのうち、記憶装置の
対応領域内のデータと異なる内容のデータを簡単に検出
して同データだけを選択的にキャッシュライトバックす
ることができるので、キャッシュライトバックの対象ブ
ロックのデータを全てキャッシュライトバックしていた
従来方式に比べてキャッシュライトバック動作を著しく
高速化することができる。

【図面の簡単な説明】

第１図はこの発明を適用する計算機システムの一実施例
を示すブロック構成図である。 １１・・・主記憶（記憶装置）、１２・・・キャッシュ
メモリ、１３・・・サブキャッシュメモリ、１４・・・
ＣＰＵ、１５・・・コントロールロジック（制御手段）
、１７・・・比較器。

Claims (1)

1. 【特許請求の範囲】 記憶装置の一部の内容の写しが置かれるキャッシュメモ
   リを備え、キャッシュライトバック方式を適用するシス
   テムにおいて、 上記キャッシュメモリと同数のブロック領域を有し、上
   記記憶装置から上記キャッシュメモリのブロック領域に
   データが読込まれた際に同データを対応するブロック領
   域に保存するためのサブキャッシュメモリと、 キャッシュライトバック動作時に、キャッシュライトバ
   ック対象となる上記キャッシュメモリ内ブロック領域お
   よび同領域に対応する上記サブキャッシュメモリ内ブロ
   ック領域に対する所定長のデータ単位の読出し制御を行
   うと共に、上記キャッシュメモリ内ブロック領域から読
   出したデータの上記記憶装置への書込み制御を行う制御
   手段と、 この制御手段の読出し制御によって上記キャッシュメモ
   リおよび上記サブキャッシュメモリから読出された両デ
   ータを比較して一致の有無を検出し、この検出結果に応
   じて上記制御手段に上記記憶装置へのデータ書込みが必
   要か否かを通知する比較手段と、 を具備し、上記キャッシュメモリおよび上記サブキャッ
   シュメモリから読出された両データが一致していること
   が上記比較手段によって検出された場合には、対応する
   上記キャッシュメモリからの読出しデータを上記記憶装
   置に書込む動作が上記制御手段の制御によって省略され
   るようにしたことを特徴とするキャッシュライトバック
   制御方式。