JPH0362336B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の物理モジユールがネツトワー
クバスを通して互いに通信するローカルエリアネ
ツトワークの分野に関する。更に特定すれば、各
モジユールのタイミングサブシステムを所定の精
度で同期させる方法と装置に関する。

〔従来の技術〕

コンピユータ化プラントマネジメントシステム
が、同時係属米国特許出願第540061号“プラント
マネジメントシステム（PLANT
MANAGEMENT SYSTEM）”（1983年10月７
日出願）に記述され、特許請求されている。上記
特許出願第540061号の開示は、参考として本出願
に統合される。

このようなシステムは、種々の機能を有し、共
通の通信媒体すなわちローカルコントロールバス
を通して互いに通信し、トークンパス方式のロー
カルエリアネツトワークを形成する複数の物理モ
ジユールからなる。ネツトワークの各モジユール
は、互いに同等であり、かつ少くともモジユール
セントラルプロセツシングユニツト（MCPU）
およびモジユールメモリユニツト（MMU）を含
む。各モジユールは、所望の機能を果すため、付
加的なコントローラおよびデバイスが付加されて
いる。この種のネツトワークは、あるモジユール
が故障しても、集中化システムにおける故障の場
合のようにネツトワーク全体が機能しなくなるこ
とはないので、集中化システムに比べて、信頼性
が高い分散型データ処理環境を提供する。

信頼性は、所望のシステム稼働率を達成するに
必要な程度までネツトワークのモジユールを冗長
化することにより、更に高めることができる。こ
のような多種類のモジユールからなるトークンパ
ス方式のローカルコントロールネツトワークは、
必要に応じて機能を追加または削除することが可
能である。

〔発明が解決しようとする問題点〕

コンピユータ化されたプラントマネジメントシ
ステに対する要求の一つは、時間的に正確に事象
の発生を記録することである。集中化タイミング
システムでは、モジユールレベルでの冗長性によ
る高信頼化、システムコストの最小化、モジユー
ルの追加、削除によるネツトワークの能力の付
加・修正などのシステム要求を容易に満足するこ
とはできない。

〔問題点を解決するための手段〕

本発明は、ローカルエリアネツトワークの各物
理モジユールのモジユールセントラルプロセツシ
ングユニツト（MCPU）内に用意されるタイミ
ングサブシステムを所望の精度で同期させる方法
と装置を提供する。このようなネツトワークで
は、各モジユールは互いに同等であり、共通の、
２重冗長性をもつ通信媒体すなわち２本の同軸ケ
ーブルにより互いに通信する。通信媒体であるケ
ーブルに接続された各モジユールは、これら２本
のケーブルを通して比較的高ビツト伝送速度で２
進データをビツト直列に送信し、他のモジユール
から送信されたこれらの信号を受信する能力をも
つ。各モジユールはMCPUは、クロツク信号の
信号源を含み、ほぼ等しい周波数のクロツク信号
を発生する。MCPUのクロツク信号は、その関
連するタイミングサブシステムに加えられる。各
タイミングサブシステムは、異なる周期をもつ３
種のタイミング信号を発生する。第１は、微細タ
イミングすなわち、分解能を与える信号、第２は
同期タイミング信号、そして、第３は、秒単位で
現在時刻すなわち実時間を決定するためのタイミ
ング信号である。各タイミングサブシステムは、
最も新しく発生された実時間信号すなわち１秒の
位のロールオーバが生じた後の微細タイミング信
号および同期タイミング信号の数をカウントす
る。各タイミングサブシステムは、また秒表現さ
れた、年、月、日、時、分および秒で現在時刻を
保持する。各タイミングサブシステムは、前回の
同期タイミングパルスロールオーバ（マークとも
いう）以後の微細タイミング信号の数をカウント
する。更に、各タイミングサブシステムは、その
動作に関連する状態情報を発生する。

ネツトワークの少くとも２つのモジユールのタ
イミングサブシステムは、ドライバー回路をも
つ。タイミングサブシステムがその関連する
MCPUによりイネーブルされると、ドライバ回
路は、そのタイミングサブシステムが周期的にタ
イミング情報を送信することを可能にする。タイ
ミング情報は、システムの通信媒体である２本の
ケーブルの１つを通して、送信されるタイミング
フレームに含まれる。ドライバー回路を有する２
つのタイミングサブシステムの１つは、マスター
と名づけられ、他の１つはスレーブと名づけられ
る。マスタータイミングサブシステムは、２本の
ケーブルの一方を通して送信し、スレーブは、他
方のケーブルを通して送信する。システムが正し
く動作しているとき、マスターおよびスレーブ
は、周期的にタイミングフレームを送信する。実
施例においては、タイミングフレームは、バスの
ケーブルを通して、比較的低い周波数で、ビツト
直列に送信される12キヤラクタの組である。タイ
ミングフレームの送信周波数は、モジユールから
バスのケーブルを通して送信される高ビツト伝送
速度の信号の送信に干渉を与えないように選択さ
れる。各タイミングフレームは、同期コードすな
わち２進信号の特別な組、前回の１秒ロールオー
バ以後に生じた同期タイミング信号の数について
の情報、秒表現された現在時間すなわち実時間、
および状態情報を含む。

マスターおよびスレーブタイミングサブシステ
ムは、それが発生した各同期タイミング信号に対
してタイミングフレームを送信する。ローカルコ
ントロールネツトワークバスに接続されたモジユ
ールによるタイミングフレームの同期コードの受
信は、マスターあるいはスレーブタイミングサブ
システムによる同期タイミング信号の発生に時間
的に一致させられる。マスターおよびスレーブを
含む各タイミングサブシステムは、通信媒体の２
本のケーブルのそれぞれから交互にタイミングフ
レームを受信する。マスター以外の各タイミング
サブシステムは、その同期タイミング信号の発生
をLGNバスのケーブルから受信した各タイミン
グフレームの同期コードの受信に同期させ、その
現在時刻を受信したタイミングフレームの現在時
刻に同期させることが可能である。

各タイミングサブシステムは、また、イネーブ
ルされたとき、その内部時計をそのAC電源の周
波数に同期させる能力を有する。更に、各タイミ
ングサブシステムは、マスターあるいはスレーブ
または、その両方のタイミングサブシステムが、
指定された精度以内で動作中であるかどうかを決
定する能力を有する。スレーブタイミングサブシ
ステムは、マスタータイミングサブシステムが指
定された精度をはずれて動作中であることを検出
するとマスターによつて送信されるタイミングフ
レームへの同期を中止し、それ以後、自己の
MCPUのモジユールクロツクを正確なタイミン
グ信号源とするマスターとして動作する。

それ故、本発明の第１の目的は、ローカルエリ
アネツトワークプラントコントロールシステムの
各物理モジユールのMCPUのタイミングサブシ
ステムを同期させる方法と装置を提供することで
ある。

本発明の第２の目的は、分散型ローカルコント
ロールネツトワークの各モジユールに、所要の精
度と、冗長性をもたせることによる所望の信頼性
と、最小コストで、タイミング情報を与えるため
の方法と装置を提供することにある。

更に本発明の第３の目的は、モジユール間で他
の全ての種類の情報を送信するケーブルと同一ケ
ーブルを通して、ただし、相互に干渉しない周波
数で同期信号が、指定されたモジユールから送信
されるローカルエリアプラントコントロールネツ
トワークのモジユールのタイミングサブシステム
を同期させるための方法と装置を提供することに
ある。

本発明の第４の目的は、各タイミングサブシス
テムがそのシステムのAC電源の周波数に同期さ
せることが可能であるプラントコントロールネツ
トワークのための分散型タイミングサブシステム
を提供することにある。

〔実施例〕

第１図は、本発明の方法が実施され、かつ本発
明の装置が組込まれたローカルエリアネツトワー
ク（LAN）１０のブロツク構成図である。物理
モジユールMOD（以下モジユールと略記する）
１２−００〜１２−２ⁿ（ｎは１より大きい整数）
がローカルコントロールネツトワークバス
（LCNバス）１４を通して互いに通信する。
LAN１０において各モジユール１２は互いに同
等である。全てのモジユール１２は、他のいずれ
かのモジユールからLCNバス１４を通して送信
された全ての信号を受信する。

第２図に示されるモジユール１２−０４などの
各モジユール１２は、バスインターフエースユニ
ツト（BIU）１６−０４とそれを２重冗長の
LCNバス１４Ａ，１４Ｂに接続するトランシー
バ１８−０４を有する。BIU１６−０４は、
LCNバス１４Ａ，１４Ｂを通して２進データを
送信し、LCNバス１４Ａ，１４Ｂからデータを
受信する能力を有する。実施例におけるトランシ
ーバ１８−０４は、LCNバス１４Ａ，１４Ｂの
それぞれに結合されたトランスである。実施例に
おけるLCNバス１４Ａ，１４Ｂは、それぞれデ
ータを５メガビツト／秒の速さでビツト直列に伝
送できる同軸ケーブルである。BIU１６−０４
は、極めて高速のマイクロエンジン１７−０４を
もつ。実施例においては、マイクロエンジン１７
−０４は、そのプログラマブルリードオンリーメ
モリ（PROM）２０−０４にストアされた24ビ
ツトマイクロ命令を200nsで実行できる８ビツト
並列処理可能のビツトスライスコンポーネントか
らなる。

LCNバス１４Ａ，１４Ｂのいずれかから受信
された５メガビツト／秒の信号は、トランシーバ
１８−０４、レシーバ回路２２−０４を経て受信
FIFOレジスタ２４−０４に転送される。マイク
ロエンジン１７−０４は、受信FIFOレジスタ２
４−０４に格納されたデータを調べ、その情報が
モジユール１２−０４に宛てられたものかどうか
を決定する。データが情報フレームであると、受
信されたデータはモジユールバス３０−０４を通
して従来のダイレクトメモリアクセス（DMA）
技術を用いたDMA書込み回路２６−０４により
モジユール１２−０４のモジユールメモリユニツ
ト（MMU）２８−０４に転送される。BIU１６
−０４、MMU２８−０４およびモジユール中央
処理装置（MCPU）３２−０４は、モジユール
バス３０−０４を通して互いに通信する。BIU１
６−０４の他の機能は、1983年10月７日付同時系
属出願の米国特許第540062号の“ローカルエリア
ネツトワークにおけるトークンパス方法
（Method for passinga token in ａ local
area network）”に記述されている。上述の出願
は、参考として、本出願に統合される。

第２図に示されるモジユール１２−０４などの
各モジユール１２は、バスインターフエースユニ
ツト（BIU）１６、トランシーバ１８、モジユー
ルメモリユニツト（MMU）２８、モジユール中
央処理装置（MCPU）３２およびモジユール電
源３４を含む。モジユール電源３４は、50Hzまた
は60Hz A.C.のいずれかをモジユール１２のコ
ンポーネントで使われる所要のDC電圧レベルに
変換する。

MCPU３２−０４に含まれるMCPUプロセツ
サ３６−０４とその他の要素との通信は、ローカ
ルマイクロプロセツサバス（MCPUバス３８−
０４を通して行われる。MCPUプロセツサ３６
−０４は実施例ではMOTOROLA68000である。
モジユールバスインタフエースエレメント
（MBI）４０−０４は、MCPUバス３８−０４と
モジユール３０−０４との間の通信リンクであ
る。

MCPUプロセツサ３６−０４は、ローカルメ
モリ４２−０４とMMU２８−０４のいずれかか
ら読み出された命令を実行する。実施例ではロー
カルメモリ４２−０４は、EPROMである。
MCPUプロセツサ３６−０４は、実施例では、
ほぼ9.6×10⁶Hzの速度のクロツクパルスすなわち
タイミング信号を発生する水晶制御のモジユール
クロツク４４−０４をもつ。入出力ポート（Ｉ／
Ｏ）４６−０４は、MCPU３２−０４とモジユ
ール１２−０４の外部にある機器との間の通信を
し、例えば、プログラムロードおよび誤りや故障
の診断などを可能にする。

MCPU３２−０４などの各MCPU３２は、ま
たタイミングサブシステム４８−０４を含む。タ
イミングサブシステム４８−０４は、モジユール
クロツク４４−０４からのクロツク信号に応答し
て微細タイミング信号、同期タイミング信号およ
び実時間タイミング信号を発生する。実時間タイ
ミング信号は、１秒間隔で発生されるので、各タ
イミングサブシステム４８は、実時間すなわち現
在時刻（以下現在時刻という）を秒単位で発生
し、利用させる能力をもつ。

タイミングサブシステムドライバー５０−０４
などのタイミングサブシステムドライバ５０を用
いて、タイミングサブシステム４８は、第２図に
示されるLCN“Ｂ”すなわちLCNバス１４Ｂなど
のLCNバスの１つを通して他のモジユールにタ
イミング情報を送信する能力を有する。各タイミ
ングサブシステム４８への他の入力は、LCNバ
ス１４ＡまたはLCNバス１４Ｂを通して伝送さ
れ、トランシーバ１８−０４およびBIU１６−０
４タイミングレシーバ５２−０４、タイミングド
ライバ５４−０４を通して受信されるタイミング
情報である。タイミングサブシステム４８−０４
は、クロツク４４−０４でつくられるクロツクパ
ルスの長期周波数ドリフトを修正するのに外部交
流電源の周波数の関数であるモジユール電源３４
−０４からのタイミングパルスを用いることがで
きる。

第３図は、LAN１０の各モジユール１２の各
MCPU３２に含まれるタイミングサブシステム
４８の各コンポーネントを示す。タイミングサブ
システム４８はインテル８０５１などのシングル
チツプマイクロプロセツサ５６を含む。MCPU
プロセツサ３６は、タイミングサブシステム４８
のコマンドレジスタ５８にコマンドとデータ、例
えば“時間設定”データをMCPUバス３８を通
して転送することができる。実施例においては、
コマンドは６ビツトバイトからなり、データは８
ビツトバイトからなる。それらのビツトは
MCPUバス３８とコマンドレジスタ５８を結ぶ
14本の導体バスを通して並列に転送される。

第４図は、タイミングサブシステム４８によつ
て送信されるコード化タイミング情報のフオーマ
ツトすなわちタイミングフレーム６０を示す。タ
イミングフレーム６０は、マスターおよびスレー
ブとして指定されたタイミングサブシステム４８
によつて、それぞれLCNバス１４ALCNバス１
４Ｂを通して周期的に送信される。そのようにし
て送信されたタイミングフレーム６０は、各モジ
ユール１２のトランシーバ１８、タイミングレシ
ーバ５２およびタイミングドライバ５４によつて
受信され、ドライバ５４の出力は、タイミングサ
ブシステム４８の２：１マルチプレクサ６２に入
力される。

正常動作では、マルチプレクサ６２はLCNバ
ス１４ＡおよびLCNバス１４Ｂから受信された
タイミングフレーム６０を交互にマイクロプロセ
ツサ５６に転送する。マイクロプロセツサ５６へ
の第３の入力はモジユールクロツク４４によつて
つくられる9.6Hzクロツクパルスである。マイク
ロプロセツサ５６への第４の入力は、モジユール
電源３４によつてつくられるAC基準タイミング
信号である。実施例では、このタイミング信号は
モジユール電源３４へ供給される外部AC電力の
周波数の２倍の周波数をもつほぼ矩形波の信号列
である。内部時計をモジユール電源３４から供給
されるAC電力の周波数による時計に同期化する
ようにMCPUプロセツサ３６により指令される
と、マイクロプロセツサ５６は、モジユール電源
３４からのAC基準タイミング信号を同期化に用
いる。マイクロプロセツサ５６が関連する
MCPUプロセツサ３６と通信する１つの方法は、
割込ジエネレータ６３で発生される50ミリ秒およ
び１秒の正確な間隔をもつた時間割込による。更
に、マイクロプロセツサ５６は、レジスタフアイ
ル６４およびMCPUバス３８を通してMCPU３
２のMCPUプロセツサ３６と通信する。

第６図は、８個の８ビツトバイトのデータを格
納するレジスタフアイル６４のフオーマツトを示
す。レジスタフアイル６４は、積算秒レジスタ
（ASR）６６、補間レジスタ６８および状態レジ
スタ７０を含む。ASRレジスタ６６は、実施例
では秒表現された現在の世紀の年、月、日、時、
分、秒の現在時刻を表わす４バイトのデータを含
む。

タイミングサブシステム４８のイニシヤライゼ
ーシヨン時に、現在時刻は、ASRレジスタ６６
にロードされ、その後秒毎に更新される。２バイ
トの補間レジスタ６８は、最後の１秒ロールオー
バ以後に発生した微細タイミング信号の数を格納
する。

実施例における微細タイミング信号の周期は、
100μsecである。補間レジスタ６８の内容は、100
ｍsec毎に更新される。もう一つの２バイトレジ
スタである状態レジスタ７０は、状態語すなわち
以下に述べる情報が含まれる。

MCPU３２の各タイミングサブシステム４８
は、自己の、すなわち、その内部時計を維持す
る。そのために各マイクロプロセツサ５６が動作
し、その内部時計を指定されたレジスタに格納す
る。

第７図において、実施例では9.6MHz±0.05％
の周波数をもつモジユールクロツク４４からのク
ロツク信号は、カウンタ７２で12分周されて
1.25μsec周期の内部タイミング信号となる。その
内部タイミング信号は、タイマーカウンタ７４で
分周されて、100μsec周期をもつ微細タイミング
信号がつくられる。100μsec周期の微細タイミン
グ信号は、カウンタ７６において500で分周され
て、50ｍsec周期の同期タイミング信号となる。
最後に、その50ｍsec周期の同期タイミング信号
が、カウンタ７８において20分周されて周期１秒
の実時間タイミング信号となる。

カウンタ７４からの100μsec微細タイミング信
号は、積算刻時レジスタ（ATR）８０と粗補間
レジスタ（CRIR）８２に入力される。実施例で
は、ATRレジスタ８０は、現在の50ｍsec期間に
おける100μsec信号の数が格納される２バイトの
レジスタである。CRIRレジスタ８２は、現在の
1sec期間における100μsec信号の数が格納される
２バイトのレジスタである。

50ｍsec周期の同期タイミング信号は、積算同
期タイミング信号レジスタ（ASTS）８６に入力
される。ASTSレジスタ８６は、現在の1sec期間
中の50ｍsec周期の同期タイミング信号の数が格
納される１バイトのレジスタである。カウンタ７
８でつくられる1sec周期の実時間タイミング信号
は、粗積算秒レジスタ（CRAS）８８に入力され
る。CRASレジスタ８８は、秒表現された現在時
刻が格納される４バイトのレジスタである。この
データは、現在の世紀の年、月、日、時、分およ
び秒で表わした現在時刻を構成する。

イニシヤライゼーシヨン時に、第９図に示す時
刻設定レジスタ９０に最も近い秒表現の現在時刻
がCRASレジスタ８８にロードされる。CRASレ
ジスタ８８の内容は、カウンタ７８が1secタイミ
ング信号を発する度毎に１だけ増加される。

第９図は、各タイミングサブシステム４８のマ
イクロプロセツサ５６の内部レジスタ群とそれら
に格納されるデータのフオーマツトを示す。実施
例では、これらの内部レジスタはマイクロプロセ
ツサ５６の内部RAMメモリのアドレス可能なメ
モリロケーシヨンである。時刻設定レジスタ９０
は、イニシヤライゼーシヨン時あるいは、時刻情
報更新時に、MCPUプロセツサ３６から４バイ
トの時刻データが入力される４バイトレジスタで
ある。

MCPUプロセツサ３６とその関連するタイミ
ングサブシステム４８の間の通信は、コマンドレ
ジスタ５８を通じて行われる。

CRASレジスタ８８とCRIRレジスタ８２の内
容は、各タイミングサブシステム４８が、その内
部時計を発生し、維持する手続のところで述べた
とおりである。

もう一つの内部レジスタは状態語レジスタ
（STS）９２である。STSレジスタ９２は、その
タイミングサブシステム４８の現在の状態を含む
２バイトのレジスタである。最下桁のビツト00
は、セツトされると、時刻設定動作が進行中であ
ることを示す。もし、タイミングサブシステム４
８がマスターあるいはスレーブのタイミング信号
源として機能しつつあると、タイミングフレーム
６０で伝送されて来る時間情報は、新しい“秒”
情報を含む。ビツト00がセツトされると、予期タ
イムイメージレジスタ（ETI）９８に格納されて
いる予期タイムイメージが、次の１秒マークで
CRASレジスタ８８に書き込まれるであろう新し
い秒情報をもつていることを示す。ビツト00はま
だ、タイミングサブシステム４８が、MCPUプ
ロセツサ３６からまたは、受信したタイミングフ
レーム６０から“時間設定”コマンドを受信した
ときにセツトされる。ビツト00は、新しい秒情報
がCRASレジスタ８８に読み込まれた１秒割込に
続く最初の50ｍsec割込が発生するときにリセツ
トされる。

ビツト03、02、01は、ケーブルの状態を示す。
ビツト01、02の両方が０ならば、タイミングサブ
システム４８が前回の50ｍsecの期間内に、いず
れのケーブルからもタイミングフレーム６０を受
信しなかつたことを示す。ビツト01が１で、ビツ
ト02が０ならば、タイミングサブシステム４８
は、前回の50ｍsecの期間内にLCN−Ａケーブル
からタイミングフレーム６０を受信したことを示
し、ビツト01が０で、ビツト02が１ならば、タイ
ミングサブシステム４８は、前回の50ｍsecの期
間内にLCN−Ｂケーブルからタイミングフレー
ム６０を受信したことを示す。ビツト03がセツト
されていると、タイミングサブシステム４８は、
LCN−ＡケーブルとLCN−Ｂケーブルから交互
にタイミングフレームを受信しつつあることを示
す。ビツト04がセツトされると、タイミングサブ
システム４８がそのMCPUプロセツサ３６によ
つて送信可とされたことを示す。その結果、タイ
ミングサブシステム４８は、各50ｍsec毎にタイ
ミングフレーム６０を送信する。ビツト04がリセ
ツトされていると、タイミングサブシステム４８
は送信をしていないことを示す。

ビツト06、05は、１秒期間内にビツト01、02で
識別されたケーブルに検出された誤りの数を示
す。このフイールドは、１秒割込の設定
（posting）に続く最初の50ｍsec割込を発するに
先立つて０にリセツトされる。

ビツト07は、セツトされると、割込を設定する
とき、先行する割込がMCPUプロセツサ３６に
よつて確認されなかつたことを示す。ビツト07
は、待ち行列にある割込がMCPU５６によつて
サービスされたことを示す状態変化割込に続く最
初の割込の設定までセツト状態に残る。

ビツト09、08は、MCPUプロセツサ３６によ
つてAC電源周波数同期が指令されているならば、
１秒期間内にモジユール電源３４によつてつくら
れるAC基準タイミング信号に検出された誤りの
数を示す。このフイールドは、各１秒割込に続く
最初の50ｍsec割込の発生に先立つて、０にクリ
アされる。

ビツト11、10は、それぞれ０、１であると、前
回の50ｍsec期間中に受信されたタイミングフレ
ーム６０に、パリテイ誤りすなわちタイミングフ
レーム内のビツト数の誤りなどの通信誤りが検出
されたことを示す。ビツト11、10がそれぞれ１、
０であると、前回の50ｍsec期間中に受信された
タイミングフレーム６０に無効データコードが検
出されたことを示す。ビツト11、10の両方とも１
の場合は、前回の50ｍsec期間中に無効時間更新
が検出されたことを示す。

ビツト13、12は、同期情報を与える。ビツト
13、12の両方とも０であると、タイミングサブシ
ステム４８は、受信されたタイミングフレームあ
るいは、そのモジユール電源３４からAC基準タ
イミング信号に同期するようにイネーブルされて
いない。ビツト13、12がそれぞれ０、１である
と、タイミングサブシステム４８は、そのモジユ
ール電源３４からの周波数に同期される。ビツト
13、12がそれぞれ１、０であると、タイミングサ
ブシステム４８は、受信したタイミングフレーム
６０の同期コードの受信に同期される。

ビツト15、14は、タイミングサブシステム４８
の動作モードを示す。ビツト15、14の両方が０で
あると、タイミングサブシステム４８は、“マス
タークロツクソース”モードで動作中である。ビ
ツト15、14がそれぞれ０、１ならば、タイミング
サブシステム４８は“スレーブクロツクソース”
モードで動作中である。ビツト15、14がそれぞれ
１、０ならば、タイミングサブシステム４８は
“リスナーオンリー”モードで動作中である。ビ
ツト15、14の両方が１であると、タイミングサブ
システム４８は“ローカル”モードで動作中であ
る。

受信用メールボツクス（RCMBOX）９４は、
各タイミングフレーム６０が受信されたときにそ
れを格納する12バイトのレジスタである。受信タ
イムイメージ（RTI）レジスタ９６は、
ROMBOX９４に格納されたタイミングフレーム
６０からデコードすなわちほん訳されたデータが
格納される６バイトのレジスタである。

予期タイムイメージ（ETI）レジスタ９８は、
現在時刻を構成する秒の数と１秒期間中に経過し
た50ｍsecの数とが書込まれる５バイトのレジス
タである。ETIレジスタ９８の50ｍsecの数は、
ASTSレジスタ９６の内容に１を加えたものがロ
ードされるので、ETIレジスタ９８の内容は、タ
イミングサブシステム４８で次に受信されるある
いは送信されるタイミングフレーム６０に含まれ
るタイミング情報に対応するであろう。

送信用メールボツクス（TXMBOX）レジスタ
１００は、12バイトのコード化されたタイミング
フレーム６０が格納される12バイトのレジスタで
ある。タイミングフレーム６０は、次回の50ｍ
secあるいは1secタイミング信号すなわち割込が
マイクロプロセツサ５６および割込ジエネレータ
６３により発生されるとき、マスターまたはスレ
ーブタイミングサブシステムによつてLCNバス
１４Ａまたは、LCNバス１４Ｂを通して送信さ
れる。

タイミングサブシステム４８のマイクロプロセ
ツサ５６は、TXMBOX１００に書き込まれるコ
ードを直接には発生しない。タイミングフレーム
６０のコード化データは、ETIレジスタ９８から
の各ニブルすなわち４ビツトのデータおよび
STSレジスタ９２の最下桁４ビツトから通常の
テーブルルツクアツプ技法により、２個の倫理０
が連続して生じることのない１組の２進数に変換
する方法によつてつくられる。この技法によれ
ば、NRZコード１バイトにつき１ニブルの伝送
が可能である。各論理１に続くNRZの０期間は、
NRZコードの後縁をDCレベルを回復するために
負方向の正弦波パルスを発生する信号として使用
することを可能にする。その理由は、LCNバス
１４−ＡおよびLCNバス１４−ＢはDC波形をサ
ポートできないので、単純なNRZ伝送を用いる
ことができないからである。この制約は、論理０
が、正方向正弦波パルスとそれに続く負方向正弦
波パルスに対応する波形をLCNバス１４Ａおよ
びLCNバス１４Ｂに送信することにより克服さ
れる。論理１は、このようなパルス対が存在しな
いときである。

第４図は、タイミングフレーム６０のフオーマ
ツトを示す。各キヤラクタは１ニブルすなわち４
ビツトの使用可能なデータを含む。各タイミング
フレーム６０には、８キヤラクタの積算秒情報が
含まれる。最下桁のニブル（LSN）が最初に、
最上桁のニブルが最後に送信される。状態キヤラ
クタは、STSレジスタ９２の最下桁４ビツトを
表わすコード化データである。

第５図は、同期コード１０２を示す。第１ビツ
トの論理０はスタートビツトであり、最後のビツ
トはストツプビツトである。ストツプビツトは、
ビツト直列に送信されるキヤラクタの終りを示
し、常に論理１である。最下桁の上の桁はパリテ
イビツトである。

ローカルコントロールネツトワーク（LCN）
１０のモジユール１２のタイミングサブシステム
４８は、２種類の構成が可能である。第１は、タ
イミングフレーム６０を送信するように設計され
るものでタイミングサブシステムドライバ５０が
用意される。第２は、LCNバス１４からタイミ
ングフレームの受信のみを行うもので、タイミン
グサブシステムドライバ５０は不要である。その
他の点については、全てのタイミングサブシステ
ムは同一である。

イニシヤライゼーシヨンに続いて、タイミング
サブシステム４８は“ローカル”モードに置かれ
る。この“ローカル”モードでは、タイミングサ
ブシステム４８は、関連するMCPUプロセツサ
３６によつて、モジユール電源３４の周波数に同
期するように指令され、しかもモジユール電源３
４に供給されるAC電力の周波数が所定の許容範
囲内にあるならば、そのモジユール電源３４の周
波数に同期され得る。タイミングサブシステム４
８が、その関連するMCPUプロセツサ３６によ
つてその内部時計をモジユール電源３４から得ら
れるAC基準タイミング信号に同期しないように
指令されるならば、同期することを中止する。

イニシヤライゼーシヨンの間に“ローカル”モ
ードが選択されると、最初の50ｍsec期間に対し、
時間０が確立される。もし、AC基準タイミング
信号が有効であるならば、電力線周波数同期
（PLFS）割込サービスルーチンは、５番目また
は６番目のAC基準タイミング信号がモジユール
電源３４から受信されるまでの50ｍsec期間中に
おける100μsec割込の数に注目する。もし、モジ
ユール電源３４が50Hz電力線に接続されているな
らば、各50ｍsec期間に５番目のAC基準タイミン
グ信号を１回生じる。モジユール電源３４が60Hz
電力線に接続されているならば、各50ｍsec期間
中に６番目のAC基準タイミング信号を１回生じ
る。PLFS割込サービスルーチンは、電力線周波
数基準（LSMR）レジスタ８４に含まれる期待
値とATRレジスタ８０の現在値とを比較して５
番目または６番目のAC基準タイミング信号が受
信された時間の測定を行う。LSMRレジスタ８
４には、タイミングサブシステム４８がその内部
時計をAC電力線の周波数に同期させるように指
令された後、AC基準タイミング信号を最初に受
信した際に、PLFS割込サービスルーテンによつ
てATRレジスタ８０の内容がロードされる。

カウンタ７４の内容は、必要なときに±50ｍ
secだけ調整されるので、各連続する５番目また
は６番目のAC基準タイミング信号の受信時の
ATRレジスタ８０のカウント値は、LSMRレジ
スタ８４に含まれる基準値に等しくなる。

タイミングサブシステム４８の内部時計は、
CRIRレジスタ８２およびCRASレジスタ８８に
見出される。この両者ともイニシヤライゼーシヨ
ン時には、０にセツトされる。各50ｍsec割込サ
ービスの間に、CRIRレジスタ８２およびCRAS
レジスタ８８は、ETIレジスタ９８に含まれるタ
イミング情報によつて更新される。各50ｍsec割
込の間にCRIRレジスタ８２は各100μsec毎に１
つづつ、最高500回まで増加される。

CRIRレジスタ８２の内容は各100μsec毎にレ
ジスタフアイル内の補間レジスタ６８に転送され
る。CRASレジスタ８８の内容は、各1sec期間の
終りにレジスタフアイル内のASRレジスタ６６
に転送される。

外部の状態レジスタ７０は、各50ｍsec毎に更
新され、MCPUプロセツサ３６に対する次の割
込要求の設定を準備する中で、適切な割込ベクト
ルジエネレータアドレスが与えられる。

“ローカル”モードで動作中のタイミングサブ
システム４８は、いつでもその内部時計をLCN
バス１４Ａ，１４Ｂを通して送信されるタイミン
グフレーム６０の受信に同期するように、すなわ
ち“レシーブタイミングフレーム”モードに、あ
るいは、タイミングサブシステムドライバ５０を
もつているならば、“スレーブクロツクソース”
モードに切換えるように要求されることができ
る。このようなモードの変更が指令されると、タ
イミングサブシステム４８は、そのATRレジス
タ８０のカウントが500に達するとき50ｍsec同期
割込を受けるようにATRレジスタ８０を調節し
なければならない。そうするためには、タイミン
グサブシステム４８は、LCNバス１４Ａまたは
LCNバス１４Ｂのいずれかから受信した同期コ
ード１０２を識別し、50ｍsec割込を発生し、そ
のATRレジスタ８０を０にリセツトしなければ
ならない。受信されたタイミングフレーム６０
は、RCMBOX９４およびRTIレジスタ９６でバ
ツフアされ、それが正しい長さをもち、正しいパ
リテイをもつかを判定し、状態ビツト00の論理１
で示され“る時間設定”が進行中であるときを除
いて、情報内容の合理性をチエツクすることがで
きるようになつている。最初のキヤラクタ、すな
わち同期コード１０２が受信されたときに、
ATRレジスタ８０に含まれるカウントが、500±
３以内かどうかがチエツクされる。もし、500±
３以内ならば、同期コード１０２を受信したタイ
ミングは、有効であると見做され、ATRレジス
タ８０は上述のように０にクリアされる。一時的
にRTIレジスタ９６に格納されたタイミングフレ
ーム６０の８キヤラクタの積算秒がデコードされ
て、タイミングフレーム６０に含まれる４バイト
のタイミングデータが得られる。

補間レジスタ６８は、ATRレジスタ８０のカ
ウントが501、502または503のとき、すなわち同
期コード１０２が遅れて到着したときを除いて各
100ｍsec毎にCRIRレジスタ８２の内容で更新さ
れる。ATRレジスタ８０のカウントが501、502
または503のとき、すなわち同期コード１０２が
遅れて到着したときは、CRIRレジスタ８２の内
容は、現在の50ｍsec期間に対する500番目のカウ
ントにとどまり、補間レジスタ６８の更新は行わ
れない。ASRレジスタ８０のカウントが504に達
してもなお同期コード１０２が受信されないと
CRIRレジスタ８２の内容は、４だけ増加され、
補間レジスタ６８を更新するのに用いられる。

もし、“時間設定”タイミングフレームが受信
されると、CRASレジスタ８８が更新されて、そ
のタイミングサブシステム４８が１秒マークで
MCPUプロセツサ３６に与える割込は“状態変
化”割込と名づける。最後に、STSレジスタ９
２が更新される。

上述の場合を除き、補間レジスタ６８は、100
ｍsec毎に更新されることに注意したい。もし、
同期コード１０２が遅れて受信されると、補間レ
ジスタ８２は、キヤラクタの受信に続いて最初の
100μsec割込が生じるまで現在の50ｍsec期間の
500番目の100μsecのカウント数を表わすカウント
にとどまるか、現在の50ｍsec期間の504番目の
100μsecカウントにとどまるか、いずれか先に来
た方になる。もし、同期コードがATRレジスタ
８０のカウント497、498、または499で受信され
ると、ATRレジスタ８０は０にセツトされ、
CRIRレジスタ８２は、それぞれ３、２または１
だけ増加され、そのデータは補間レジスタ６８の
更新に用いられる。

ASRレジスタ６６にロードされる情報は、
CRASレジスタ８８およびCRIRレジスタ８２の
積算秒の部分のコピーである。

タイミングサブシステムの動作を同期させる２
つの方法がある。１つは、電力線同期であり、他
の１つは受信メツセージ同期である。“マスター
クロツク”タイミングサブシステム“非固定スレ
ーブ”タイミングサブシステム、“ローカルオン
リー”モードで動作するように選択されたタイミ
ングサブシステムは、もし、外部AC電力線の周
波数のタイミングが正確かつ、有効であるなら
ば、電力線周波数に同期させることができる。も
し、有効でないならば、内部時計、すなわち
CRIRレジスタ８２およびCRASレジスタ８８の
内容は、モジユールクロツク４４でつくられる精
度±0.05％のクロツク信号に依存する。

“スレーブクロツク”タイミングサブシステム
および“レシーブオンリー”タイミングサブシス
テム４８は、各タイミングフレーム６０の同期コ
ード１０２の受信時に、内部同期割込を発生する
ことによりその内部時計を同期させる。

同期化とは、タイミングサブシステム４８の内
部時計を調節することである。すなわち、受信さ
れた各タイミングフレーム６０のマスターあるい
はスレーブソースの内容に適合するようにATR
レジスタ８０の内容、すなわちカウントを更新す
ることである。言い代えれば各50ｍ秒ごとに補間
レジスタ８２，６８を調整することを意味する。
必要があれば、CRASレジスタ８８およびASR
レジスタ６６を調整することも含める。

ETIレジスタ９８の50ｍsec部分は、先行する
50ｍsec期間に前もつてCRIRレジスタ８２およ
びCRASレジスタ８８の内容を次回の50ｍsecま
たはIsec割込が生じるべき時間に更新することに
よつて決定される。

タイミングサブシステムドライバ５０をもち、
タイミングフレーム６０を送信する能力をもつタ
イミングサブシステム４８は、１つはスレーブ、
他の１つはマスターと指定される。スレーブは、
予期される50ｍsecマークすなわち50ｍsec割込に
約400μsec先立つてTXMBOX１００に格納され
たタイミングフレームの送信を開始する。タイミ
ングフレーム６０の最初のキヤラクタすなわち同
期コード１０２の受信に関連した有効な割込を受
信すると、ATRレジスタ８０は、０にクリアさ
れ、次の50ｍsec期間を開始する。もしマスター
タイミングサブシステムが故障するかまたは、故
障したと思われると、スレーブタイミングサブシ
ステムは、マスタータイミングサブシステムから
３回目の未着のあるいは無効の同期コードを検出
するまで、そのモジユールクロツク４４から誘導
されたそれ自身の内部時計を用いて動作を継続す
る。

そのとき、電力線周波数が利用可能であり、前
もつて、それを無視するように指令されていなけ
れば、スレーブタイミングサブシステムは、電力
線周波数に同期することを開始する。もし、有効
な電力線同期信号が利用できなければ、スレーブ
タイミングサブシステムは、その水晶制御された
モジユールクロツク４４からのクロツク信号を用
いて動作する。

TXMBOX１００の内容は、50ｍsecマークよ
り僅か前に時間を更新される。TXMBOX１００
は、CRASレジスタ８８の内容に等しいETIレジ
スタ９８からのコード化された時間情報、ASTS
レジスタ８６の現在の50ｍsecカウント値に１を
加えたもの、およびSTSレジスタ９２の最下桁
の４ビツトが再ロードされる。もし、タイミング
フレームの次回の送信が１秒の境界にあれば、50
ｍsecカウントは０にセツトされ、積算秒情報は
１だけ増加される。

もし、タイミングサブシステム４８がマスター
と指定されると、その機能は同期が、もし有効な
らばAC電力線周波数にもとずき、受信タイミン
グフレーム割込にもとずかないという点を除き上
述のスレーブの機能と同じである。

CRIRレジスタ８２からの100μsecタイムすな
わちカウントは、各100μsec割込で補間レジスタ
６８に書き込まれる。外部の状態レジスタ７０
は、各50ｍsec期間の終り近くで更新される。タ
イミングサブシステム４８は、割込ジエネレータ
６３を用いて、各50ｍsecおよび1sec間隔で割込
を発生し、それをMCPUプロセツサ３６に転送
する。各割込は、割込を生じた時間および時間あ
るいは状態の変化が報告されているかどうかの関
数であるベクトルを含む。３つのベクトル番号
は、50ｍsec割込、1sec割込および状態変化割込
に対応する。状態変化割込は、50ｍsecあるいは
1sec割込の代りに50ｍsecあるいは1sec期間で生
じる。もし、前回の割込要求が、次の割込が発生
されるべき時までにMCPUプロセツサ３６によ
つてサービスされなかつたならば、状態変化割込
は待ち行列に入れられる。この場合、状態レジス
タ９８のビツト07の状態ビツトがセツトされ、１
つ以上の割込がMCPUプロセツサ３６によつて
サービスされなかつたことを示す。

タイミングサブシステム４８の動作において、
エラーは、許容時間幅内に期待される同期割込が
生じないことからなる。したがつて、タイミング
フレームの同期コードは50ｍsec±300μsec内で受
信されなければならない。もし、タイミングサブ
システムが電力線周波数に同期されるならば、５
番目または６番目のAC基準タイミング信号が期
待される時間の±200μsec以内に受信されなけれ
ばならない。他の種類のエラーは、受信タイミン
グフレーム６０の内容、すなわちパリテイエラ、
不正のメツセージ長さ、無効データコードあるい
はタイムデータが予期されたものでないかのいず
れかである。STSレジスタ９２は、エラーが検
出されると更新される。所定の最大数以下のエラ
ーカウントに対しては、変化検出割込、モード変
更あるいは、同期の選択の変更などは、行われな
い。エラーリミツトに達すると次の１つ以上が生
じる。“レシーブオンリー”タイミングサブシス
テム４８は、ケーブル同期に失敗すると“ローカ
ル”モードに変更される。もし、AC電源周波数
が有効ならば、それに同期することができる。マ
スターケーブルに故障を生じると、スレーブタイ
ミングサブシステム４８は、マスタータイミング
サブシステムから送信されたタイミングフレーム
に固定されたすなわち同期した状態から“非固定
スレーブクロツクソース”モードに切換る。“非
固定スレーブ”タイミングサブシステムは、有効
ならば電力線周波数に同期する。“非固定スレー
ブ”タイミングサブシステムは、それによつて送
信されたタイミングフレームをLCNケーブルか
ら受信し続けるか、さもなければ、両方のケーブ
ルに対するエラーカウントが所定のレベル、実施
例では、1sec期間内に３回を超えると、どちらの
ケーブルからも受信しない。もし、どのような理
由であれ、マスターあるいはローカルモードにあ
るタイミングサブシステムが、電力線周波数への
同期が失われると、これらのタイミングサブシス
テムは、関連するモジユールクロツク４４に依存
して動作を続けるであろう。いずれの場合でも、
MCPUのモジユールクロツク４４に基づく内部
時計は正確であると見做される。このモードで動
作中のタイミングサブシステムは、そのMCPU
プロセツサ３６によつて値のモードが指示される
までそのモードに留まるであろう。

タイミングサブシステム４８は、次の種類の内
部割込を発生する。第１は、100μsec間隔で生じ
る。第２は、コマンドリクエスト割込である外部
割込タイプ０である。第３は、そのモジユール電
源３４でつくられるAC基準タイミング信号の各
立下り区間で発生される割込タイプ１と名づけら
れる。第４は、直列データ送信あるいは受信割込
と名づけられる割込で、12キヤラクタの受信タイ
ミングフレームの各キヤラクタ毎に生じる。

ある動作タスクは、各50ｍsec期間の間に１回、
マイクロプロセツサ５６によつて実行されるべく
スケジユールされる。マイクロプロセツサ５６で
実行されるタスクは、そのタイミングサブシステ
ム４８の動作モードによつて異なる。これらの特
有のタスクは50ｍsec期間内の所定時間に実行さ
れる。動作モード、すなわち“ローカル”モー
ド、“クロツクソース”モードおよび“リスナー”
モードは、実行すべきタスクとそのタイミングを
決定する。これらのタスクは、受信タイミングフ
レーム６０の有効性をチエツクすること、CRIR
レジスタ８２とASTSレジスタ８６を更新するこ
と、エラーリミツトあるいはモードの変更のチエ
ツクをすること、モード変更のためにコマンドを
処理すること、同期選択の変更あるいは時間情報
を更新することを含む。マイクロプロセツサ５６
は、またTXMBOX１００を更新し、RCMBOX
９４に送信されたタイミングフレーム６０を受信
する準備をさせ、割込ジエネレータ６３をイネー
ブルし、各50ｍsecおよび1sec期間毎に適当な割
込を発生することができるようにする。更に、マ
イクロプロセツサ５６は、外部状態レジスタ７０
を更新し、割込ジエネレータ６３によつて生じる
次の割込の適当なベクトルを決定し、適当な時間
にタイミングフレーム６０の送信を開始する。し
かしながら、タイミングサブシステム４８の全て
の動作モードで、これら全てのタスクが実行され
るのではない。

各タイミングサブシステム４８は、その内部時
計を維持する。タイミングサブシステム４８が、
それ自身をLCNバス１４ＡおよびLCNバス１４
Ｂから受信されるタイミングフレームに同期する
ように指令されると、それは、受信したタイミン
グフレーム６０を監視し、各受信タイミングフレ
ーム６０の同期コード１０２を識別する。もし、
同期コード１０２が予期時間の±300μsec以内に
到着すると、その内部時計は、ATRレジスタ８
０を０にクリアすることによつて、送信器すなわ
ちマスターあるいはスレーブの内部時計に同期す
る。

タイミングサブシステム４８がそのMCPUプ
ロセツサ３６によつてそのAC電源の周波数、更
に特定すれば、そのモジユール電源３４によつて
発生されるACタイミング信号に同期化させるこ
とが指令されると、同様な調節が行われる。しか
し、ながら、１つの重要な相異がある。AC電源
周波数への同期が開始されると、カウンタ７４、
ATRレジスタ８０、ASTSレジスタ８６および
CRASレジスタ８８の内容を含む内部時計を直接
に調節はしない。続く50ｍsec期間の間に、内部
時計は、必要に応じ、±50μsecをタイマーカウン
タ７４の内容に加算または減算することによつ
て、AC電源の周波数に同期を保つように調節さ
れる。内部時計の中間分解能部分は、ASTSレジ
スタ８６で維持される。有効な同期割込がサービ
スされつつあるとき、ATRレジスタ８０は０に
クリアされることによつて調節される。ASTSレ
ジスタ８６の内容も、有効な同期割込が発生する
ときに、すなわち各50ｍsec毎に、調節される。

内部時計は、AC電源の周波数に同期を維持す
るようにタイマーカウンタ７４の内容を±50μsec
だけ調節する。ATRレジスタ８０はまた、同期
コード１０２割込が、予期限界内に生じたかどう
かを決定するのに用いられる。LSMRレジスタ
８４は、ACタイミング基準同期割込が予定限界
内で生じたかどうかを決定するための基準時間を
与える。

もし、タイミングサブシステム４８が受信タイ
ミングフレーム６０に同期され、しかも同期割込
が受信同期コード１０２の結果として予定時間幅
内に発生するならば、ATRレジスタ８０に反映
される内部時計は０にされる。これにより、次の
50ｍsec期間に対する新しい０時間が確定される。

もし、タイミングサブシステム４８が受信タイ
ミングフレーム６０に同期され、更に特定すれ
ば、同期コード１０２の受信に同期され、しかも
同期割込が、前回の同期割込より50ｍsec＋
400μsec後まで生じないと、割込は、無効と宣言
され、ATRレジスタ８０は４にセツトされ、
CRIRレジスタ８２は４だけ増加される。更に割
込ジエネレータ６３は、次の50ｍsec期間までデ
イスエーブルされ、タイミングフレーム６０が送
信されていたケーブルに対するエラーカウントに
１が加えられる。

補間レジスタ８２は、任意の50ｍsec期間の500
番目のカウントを超しては、増加しないことに注
意したい。

もし、500番目から503番目の100μsec割込まで、
同期コード１０２が受信されない、したがつて同
期割込が生じないと、補間レジスタ６８は500を
超えて増加されることはない。

もし、504番目の100μsec割込まで同期割込が受
信されないとCRIRレジスタ８２と補間レジスタ
６８は、４が加えられる。同様にATRレジスタ
８０は、４にセツトされ、適当な割込が発生され
る。最後の割込のベクトル番号は、マイクロプロ
セツサ５６により、前もつて確定されており、も
し、これが、同一の送信タイミングサブシステム
からの無効同期コードの３回目の受信であるなら
ば、このエラーの設定は、タイミングサブシステ
ム４８によつて発生される次の50ｍsec割込で行
われる。

マスターおよびスレーブタイミングサブシステ
ム４８によるタイミングフレーム６０の送信の開
始のプロセスは、予定の50ｍsecマークに約
400μsec先立つて開始される。これらの送信情報
を受信しているタイミングサブシステム４８は、
同期コード１０２を受信すると同期割込を発生す
る。この同期割込は、タイミングフレーム６０の
同期コード１０２がマスターあるいはスレーブの
TXMBOX１００にロードされてから約400μsec
後に発生する。その結果、タイミングフレーム６
０を受信しつつあるタイミングサブシステム４８
は、送信器の50ｍsecおよび1secマークで同期割
込を生じる。これらの同期割込は、各受信タイミ
ングサブシステム４８がこの割込を発生すること
を予定している時間の±300μsecのマージンまた
はウインドウ内で生じなければならない。

もし、タイミングサブシステム４８がそのAC
電源周波数に同期されているならば、50HzAC電
源の場合は５番目のAC基準タイミング信号が、
60HzAC電源の場合は６番目のAC基準タイミング
信号が、ATRレジスタ８０の同じカウントで受
信されることを保障するためのチエツクが行われ
る。先に述べたように、AC基準タイミング信号
は、AC電源の周波数の２倍でモジユール電源３
４でつくられる。

もし、AC基準タイミング信号の５番目または
６番目の半サイクルが許容範囲の±200μsec以内
で生じるが、正確に予定された時間でないすなわ
ちLSMRレジスタ８４の内容と５番目または６
番目のACタイミング信号が生じたときのATRレ
ジスタ８０の内容と正確に一致しないと、マイク
ロプロセツサ５６のPLFS割込サービスルーチン
によつて要求されるように、加速または減速イン
ジケータがセツトまたはクリアされる。この情報
は100μsec割込サービスルーチンがタイマーカウ
ンタ７４のカウントを±50μsecだけ調節するのに
用いられる。もし、調節値が０ならば、調節は不
要であり、100μsec割込ルーチンは、タイマーカ
ウンタ７４の調節を行わない。もし、５番目また
は６番目の半サイクル割込が、所定のウインドウ
内になければ、誤りフラグがセツトされ、現在の
50ｍsec期間にタイマーカウンタ７４の調節は行
われない。電源に対する内部エラーカウントは１
だけ加えられる。もし、１秒期間内に誤りが３回
生じると、変化検出割込が現在の50ｍsec期間の
完了時に発生される。

タイミングサブシステム４８は、イニシヤリゼ
ーシヨンおよび自己テストに続いて、“ローカル”
動作モードに入れられる。この動作モードでは、
同期はもし有効ならば、AC基準タイミング信号
を用いて、各50ｍsec期間に１回以内でタイマー
カウンタ７４のカウントを調節することによつて
得られる。もし、タイミングサブシステム４８が
その関連するMCPUプロセツサ３６により、そ
のAC電源周波数同期をデイスエーブルするよう
に指令されると、タイミングサブシステム４８
は、その内部時計をAC電源周波数に同期させる
に必要な割込を発生するのにAC基準タイミング
信号を用いることはない。

イニシヤリゼーシヨン時に、“ローカル”動作
モードが選択されると、最初の50ｍsecに対し、
０時間が確定される。もし、AC基準タイミング
信号の周波数が有効ならば、PLFS割込サービス
ルーチンは電力線割込の数をカウントし、
100μsecサービスルーチンに必要ならば、タイマ
ーカウンタ７４を調節させる。CRIRレジスタ８
２およびCRASレジスタ８８を含む内部時計は、
イニシヤリゼーシヨン時に０にセツトされる。時
間０でスタートし、各50ｍsec期間毎に次のタス
クが実行される。

CRASレジスタ８８およびCRIRレジスタ８２
は、ETIレジスタ９８の内容で更新される。この
情報は、レジスタフアイル６４のASRレジスタ
６６および補間レジスタ６８に、各50ｍsec期間
の完了時に与えられる。電源周波数同期誤りカウ
ントがチエツクされ、もし、同期誤りの数がその
限界値に達すると、“電力線同期”モードから
“ローカル”モードにモード変更が行われる。マ
イクロプロセツサ５６のコマンド処理ルーチン
は、コマンドレジスタ５８に新しいコマンドが格
納されたかどうかを周期的にチエツクする。も
し、新しいコマンドがあれば、それが処理され
る。

“交互にLCNケーブルＡ，Ｂを受信せよ”と
いうコマンドと“スレーブクロツクソースモード
をイネーブルせよ”というコマンドに対しては、
直ちにモード変更が行われるのではない。同期キ
ヤラクタ監視ルーチンは、選択されたケーブルか
ら同期コードすなわちキヤラクタ１０２を受信す
る時間を計るように起動される。次のコマンド処
理ルーチンのスタート時に、マイクロプロセツサ
５６は同期コード１０２が検出されたかどうかを
チエツクする。もし、検出されていないならば、
そのケーブルからタイミングフレーム６０の同期
コード１０２を受信する２回目の試みがなされ
る。次のコマンド処理ルーチンで再び同期の検出
が行われる。もし、同期コード１０２が２回目の
試みの間にも検出されないと、他のLCNケーブ
ルが選択されて、その第２のLCNバスから同期
コード１０２の受信が更に２回試みられる。それ
でも同期コード１０２が受信されなければ、その
コマンドに従うことができないと決定される。最
後に、外部の状態レジスタが更新され、次の割込
要求を設定する準備として割込ジエネレータ６３
に適当な割込ベクトルジエネレータアドレスが与
えられる。

“ローカル”モードで動作中のタイミングサブ
システム４８は、もし、タイミングサブシステム
ドライバ５０をもつているならば、いつでも“タ
イミングフレーム受信”モードから“イネーブル
スレーブクロツクソース”モードに切換えるよう
に要求できる。このようなモード変更が要求され
るとタイミングサブシステム４８は、正しい時間
に50ｍsec同期割込を期待できるように、ATRレ
ジスタ８０の内容を調節しなければならない。こ
れを達成するために、タイミングサブシステム
は、タイミングフレーム６０を受信したケーブル
を識別し、タイミングフレーム６０が有効である
かをチエツクしてから、その内部時計を送信タイ
ミングサブシステムに同期させなければならな
い。

“マスタークロツクソース”モードおよび“ス
レーブクロツクソース”モードは、主として、動
作モードの選択のやり方において異る。“マスタ
ークロツクソース”モードは、MCPUプロセツ
サ３６により適当なコマンドをそのタイミングサ
ブシステム４８に与えることにより選択される。

“非固定スレーブクロツクソース”モードは、
マスタータイミングサブシステムがタイミングフ
レーム６０を送信しているケーブルから１秒期間
内にエラーを含んだメツセージを３回検出した後
にスレーブタイミングサブシステムにより選択さ
れる“自動故障回復”モードである。“マスター
から解放された”モードすなわち非固定のモード
にあるスレーブタイミングサブシステム４８の内
部時計は、もし有効ならば、AC電源周波数に同
期される。もし、無効ならば、同期化は行われな
い。

受信タイミングフレーム６０の同期コード１０
２に同期しないタイミングサブシステム４８は、
500番目の100μsec割込の受信で100μsec割込サー
ビスルーチンの制御の下に各50ｍsec周期を開始
する。もし、電力線周波数への同期を行つている
ならば、PLFS割込サービスルーチンは、内部時
計の調節が必要かどうかを識別し、次の100μsec
割込の発生を±50μsecだけ減速または加速するよ
うにタイマーカウンタ７４を調節する。もし電力
線同期が選択されていなければ、タイマーカウン
タ７４の調節は行われない。

MCPUプロセツサ３６がそのタイミングサブ
システム４８に発することができるコマンドには
“イネーブルマスターモード”コマンドと“交互
にケーブルＡ，Ｂを受信せよ”コマンドがある。
“イネーブルマスターモード”コマンドが受信さ
れると、タイミングサブシステム４８は、周期的
にそのTXMBOX１００を更新することを続け
る。受信タイミングフレーム６０は、次の50ｍ
sec期間の間に有効性がチエツクされ、タイミン
グフレームは、２つのケーブルLCN−ＡとLCN
−Ｂから交互に受信されるであろう。しかし、マ
スターモードのときには、タイミングサブシステ
ム４８は、その内部時計を各タイミングフレーム
６０の同期コードの受信に同期させることはな
い。もし、有効ならば、AC電源周波数への同期
が続けられる。

タイミングサブシステム４８がスレーブモード
で機能するように指令されたとき、このようなモ
ードの変更は、同期ソースをAC電源周波数から
受信タイミングフレーム６０の同期コードに変更
することを要求する。それ自身の送信に同期する
ことを避けるために、スレーブタイミングサブシ
ステム４８は、50ｍsec期間の完了に400μsec先立
つて開始するタイミングフレームを送信しない。
しかし、そのモニター割込サービスルーチンをそ
の内部時計を調節するのに用いて、マスターから
の各タイミングフレーム６０の同期コード１０２
の受信に同期する。マスタータイミングサブシス
テム４８から送信されるタイミングフレームに同
期するのに４回の試行が許されている。したがつ
て、“イネーブルスレーブクロツクソースモード”
コマンドは、マスターとの同期が達成されるま
で、あるいは、コマンドが完了できないと決定さ
れるまで、実行されない。マスターと同期した後
の最初のサイクルの間、スレーブタイミングサブ
システムは受信した時間をそのETIレジスタ９８
にコピーし、その時点からマスター送信とそれ自
身の送信をそれぞれLCN−ＡおよびLCN−Ｂを
通して交互に受信する。

“交互にケーブルＡ，Ｂから受信せよ”コマン
ドは、マスターから解放されているスレーブタイ
ミングサブシステム４８に、そのコマンドを“イ
ネーブルスレーブモード”コマンドと同じように
扱わせる。マスターモードにあるタイミングサブ
システムは、また、このコマンドに、“イネーブ
ルマスター”コマンドと同じように応答するであ
ろう。マスターが送信している１つのケーブルを
通して受信したタイミングフレームに同期するス
レーブタイミングサブシステムは、これらのコマ
ンドの受信により、各ケーブルから交互にタイミ
ングフレームを受信することを開始するであろ
う。マスターに同期したスレーブタイミングサブ
システムおよび“リスナーオンリー”タイミング
サブシステムは、それらの内部時計をLCN−Ａ
およびLCL−Ｂを通して受信したタイミングフ
レームの受信に同期させる。２つの動作モードの
主な相異は、“リスナーオンリー”タイミングサ
ブシステムは、タイミングフレーム６０を形成
し、送信することが要求されないことである。

もし、スレーブタイミングサブシステムに対し
て1sec期間内にマスターから３回の無効メツセー
ジを受信することとして定義されるように、同期
に失敗すると、また、“リスナーオンリー”タイ
ミングサブシステムに対して、1sec期間内に、両
方のケーブルから３回の無効メツセージを受信す
ることと定義されるように同期に失敗すると、同
期は、有効ならば、AC電源周波数同期に切換え
られる。無効ならば、各タイミングサブシステム
はその内部時計を維持するのに、そのモジユール
クロツク４４からのクロツクパルスに依存する。
前もつて受信タイミングフレーム６０と同期され
た“リスナーオンリー”タイミングサブシステム
のみが、同期が失われると、“ローカル”モード
の動作に変更されるであろう。マスターから解放
されたスレーブタイミングサブシステムの動作
は、上述した通りである。

受信タイミングフレーム６０に同期されている
すなわち“固定スレーブ”および“リスナー”タ
イミングサブシステムに対して各50ｍsec期間は、
現在のタイミングフレーム６０の同期コード１０
２あるいは504番目の100μsec割込の受信のいずれ
かでスタートする。

“ローカル”から“レシーブケーブル”への移
行手順の目的は、同期のソースを、電源周波数あ
るいは、無しの状態から受信タイミングフレーム
と同期コードが受信されたときに生じる割込に変
更をすることである。この手順は、タイミングサ
ブシステムのMCPUマイクロプロセツサから
“イネーブルスレーブクロツクソースモード”コ
マンドあるいは“交互にケーブルＡ，Ｂを受信せ
よ”コマンドを受けたときに実行される。

本出願と同時係属出願されるトランシーバ１８
に関する、タイミングサブシステムドライバー５
０に関する、およびタイミングサブシステムの内
部時計を内部AC電源周波数に同期させることに
関する３出願がある。これらの出願は、Ｒ、Ｌ、
スピースマンの“２重周波数バストランシーバ”、
Ｒ、Ｌ、スピースマンの“タイミングサブシステ
ムドライバー”、およびＤ、Ｌ、カークおよびＲ、
Ｌ、スピースマンによる“リアルタイムクロツク
同期化機器”である。

これらの出願の開示は参考として、本出願に統
合される。

上述により、本発明はローカルエリアネツトワ
ークの各モジユールのタイミングサブシステムを
所定の精度内で同期させる本発明の目的を満足さ
せる方法と手順を提供することは明らかである。

本発明の範囲を逸脱することなく、本実施例に
対する種々の変更が可能であることも明らかであ
る。

【図面の簡単な説明】

第１図は、ローカルエリアコントロールネツト
ワークのブロツク構成図である。第２図は、ロー
カルエリアプラントコントロールネツトワークの
物理モジユールの関連部分のブロツク構成図であ
る。第３図は、MCPU内のタイミングサブシス
テムのブロツク構成図である。第４図は、タイミ
ングフレームのフオーマツトを示す。第５図は、
第４図のタイミングフレームの最初のキヤラクタ
である同期コードのフオーマツトを示す。第６図
は、各タイミングサブシステムのレジスタフアイ
ルに格納される情報を示す。第７図は、各タイミ
ングサブシステムが種々のタイミング信号を発生
する方法、タイミング信号間の関係、および所要
の精度で時間を保持する方法を示すブロツク構成
図である。第８図は、ローカルコントロールネツ
トワークケーブルを通して、タイミング情報を送
信するのに用いられる波形を示す。第９図は、ロ
ーカルエリアネツトワークの各物理モジユールの
MCPUの各タイミングサブシステムに利用され
る内部レジスタおよびそれらのレジスタの情報内
容を示す。 １０……LAN、１２……（物理）モジユール、
１４……LCNバス、１６……BIU、１８……ト
ランシーバ、２０……PROM、２２……レシー
バ回路、２４……受信FIFφレジスタ、１７……
マイクロエンジン、２６……DMA書込み回路、
２８……モジユールメモリユニツト（MMU）、
３０……モジユールバス、３２……MCPU（モジ
ユール中央処理装置）、３４……モジユール電源、
３６……MCPUプロセツサ、３８……MCPUバ
ス、４０……モジユールバスインターフエースエ
レメント、４２……ローカルメモリ、４４……モ
ジユールクロツク、４６……入出力ポート、４８
……タイミングサブシステム、５０……タイミン
グサブシステムドライバ、５２……タイミングレ
シーバ、５４……タイミングドライバ、５６……
マイクロプロセツサ、５８……コマンドレジス
タ、６０……タイミングフレーム、６２……２：
１マルチプレクサ、６３……割込ジエネレータ、
６４……レジスタフアイル、６６……積算秒レジ
スタ（ASR）、６８……補間レジスタ、７０……
状態レジスタ、７２……カウンタ、７４……タイ
マーカウンタ、７６……カウンタ、７８……カウ
ンタ、８０……積算刻時レジスタ（ATR）、８２
……粗補間レジスタ（CRIR）、８４……電力線
周波数基準レジスタ（LSMR）、８６……積算同
期タイミング信号レジスタ（ASTS）、８８……
粗積算秒レジスタ、９０……時刻設定レジスタ、
９２……状態語レジスタ、９４……受信用メール
ボツクス、９６……受信タイムイメージレジス
タ、９８……予期タイムイメージレジスタ、１０
０……送信用メールボツクス、１０２……同期コ
ード。

Claims (1)

1. 【特許請求の範囲】 １ ネツトワークバスを通じて、実質的に同一の
   周波数を有するクロツク信号を発生する手段を含
   む複数の物理モジユールが互いに通信し合うもの
   において、 各物理モジユールは、供給されるクロツク信号
   に応じて微細、同期及び実時間タイミング信号を
   発生し、更に内部時計を表す情報を保持するタイ
   ミング手段とを含み、 選択された物理モジユールのタイミング手段
   は、前記情報の少なくとも一部分に対応するデー
   タを含むタイミングフレームを発生し、前記タイ
   ミングフレームをネツトワークバスを介してそれ
   自身の同期タイミング信号の発生に同期して伝送
   し、 前記選択された物理モジユール以外の各タイミ
   ング手段は、前記タイミングフレームを前記ネツ
   トワークバスから受け取り、前記タイミングフレ
   ーム内のデータに応じてそれ自身の内部時計を同
   期させることを特徴とするローカルエリアネツト
   ワーク。 ２ 前記物理モジユールは、実質的に同一の周波
   数を有するクロツク信号を発生するモジユールセ
   ントラルプロセツシングユニツト（MCPUとい
   う）を有し、 前記タイミング手段は、前記MCPUのクロツ
   ク手段からクロツクパルスを受け、このタイミン
   グ手段は、前記内部時計としての現在時刻を保持
   し、微細タイミング信号、同期タイミング信号及
   び実時間タイミング信号を発生し、最後の実時間
   タイミング信号が発生して以来発生した微細タイ
   ミング信号及び同期タイミング信号の数を保持
   し、実時間タイミング信号が発生される度に現在
   時刻を保持するためインクレメントする手段を含
   み、 上記タイミング手段の選択されたものは、同期
   キヤラクタ、マスターの現在時刻を提示するキヤ
   ラクタ及び最後の実時間タイミング信号が発生し
   て以来発生した同期タイミング信号の数を含むタ
   イミングフレームを発生し、 上記選択されたタイミング手段を自己が発生し
   た同期タイミング信号に同期して上記タイミング
   フレームをネツトワークバスを通して送信するマ
   スターと指定し、 上記マスター以外のタイミング手段は、ネツト
   ワークバスを通してマスターから送信されたタイ
   ミングフレームの受信に応答してその微細タイミ
   ング信号の発生数を変形することにより、微細タ
   イミング信号の所定の数内で前記マスターのタイ
   ミング手段にほぼ同期させ、マスターの現在時刻
   のほぼ等しい現在時刻を保持することを特徴とす
   る特許請求の範囲第１項記載のローカルエリアネ
   ツトワーク。 ３ 各モジユールは、任意の周波数のAC電源を
   供給源とし、マスターは上記の現在時刻を保持す
   る手段を上記ACの電源の周波数に同期させる特
   許請求の範囲第２項記載のローカルエリアネツト
   ワーク。 ４ モジユールセントラルプロセツシングユニツ
   ト（MCPU）を有し、各MCPUは実質的に等し
   い周期のクロツク信号源及びそのクロツク信号源
   からのクロツク信号が加えられ、それぞれ周期が
   異なる微細タイミング信号、同期タイミング信号
   及び実時間タイミング信号を発生するタイミング
   サブシステムを有し、このタイミングサブシステ
   ムはその現在時刻、最後の実時間タイミング信号
   が発生して以来発生した微細タイミング信号の数
   と同期タイミング信号の数、および最後の同期タ
   イミング信号が発生して以来発生した微細タイミ
   ング信号の数を保持する複数の物理モジユールが
   ネツトワークバスを通して互いに通信し合うロー
   カルエリアネツトワークを所定の正確さで同期さ
   せる方法において、 １つのMCPUのタイミングサブシステムをマ
   スタータイミングサブシステム（MTS）と指定
   し、 そのMTSがネツトワークバスを通じてネツト
   ワークの他のMCPU全てに同期コード、MTSが
   最後の実時間タイミング信号を発生して以来の同
   期タイミング信号の数および現在時刻を含むタイ
   ミングフレームを送信させ、 他のモジユールが各タイミングフレームの同期
   コードをMTSによつて発生される次の同期タイ
   ミング信号とほぼ等しい時間に受信するように前
   記MSTに各タイミングフレームの送信の時間を
   制御させ、 前記マスター以外のタイミングフレームを受信
   した各タイミングサブシステムにその微細タイミ
   ング信号の数をMTSの微細タイミング信号の数
   に同期させてMTSの実時間に同期させる ことを特徴とするローカルネツトワークシステム
   の同期方法。