JPH0362537A

JPH0362537A - 電子部品塔載用基板

Info

Publication number: JPH0362537A
Application number: JP1197440A
Authority: JP
Inventors: Yukio Kamiya; 神谷　由紀夫; Shigeki Mori; 茂樹森; Yoshihiro Namikawa; 南川　芳廣; Toshitami Komura; 香村　利民
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1989-07-29
Filing date: 1989-07-29
Publication date: 1991-03-18
Anticipated expiration: 2013-08-13
Also published as: JP2787230B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電子部品搭載用基板に関し、特にフェイスダ
ウンボンディング形電子部品（電極形成面を下側にして
導体回路にその電極を接続する半導体素子等の電子部品
）が実装されると共に、当該電子部品を外部に電気的に
接続する電子部品搭載用基板に関する。

（従来の技術）近年の電子機器の小型、軽量、薄型化に伴って、これに
内蔵される半導体素子等の電子部品も高密度化されてき
ている。この高密度化された電子部品は必然的にその接
続端子数を増加させることとなるため、このような電子
部品を実装するための電子部品搭載用基板の導体回路も
、より高密度なものが要求されてきている。

そこで、昨今では、この要求を満たすものとして、導体
回路の高密度化を図った電子部品搭載用基板が種々案出
されてきている。例えば、第２２図及び第２３図に示す
、実公平１−９１６０号公報に開示されているような「
半導体素子の実装構造」を有する電子部品搭載用基板（
２００）である。

この「半導体素子の実装構造」は、　「基板の一主表面
上に形成された導体パターンにフェスダウンボンディン
グ形半導体素子を該素子の電極を介して搭載するものに
おいて、該導体パターンを前記−主表面上にて素子搭載
領域外に導かれる配線導体と、素子搭載領域内にて前記
−主表面から他の主表面に導電性スルーホールを介して
導かれる導電端子とから構成すること」をその構成上の
特徴としている。

すなわち、基材（１０）の両面に導体回路（８０）を形
成して、その導体回路（８０）のうち、半導体素子等の
電子部品（７０）が搭載される面のものを配線導体（８
１）とし、素子（７０）の電極に対応して設けられた導
電端子（８２）を導電性スルーホール（８３）を介して
基材（ｌＯ）の他面に設けられた導体回路（８０）へ引
き出して、導体回路（８０）の高密度化に対応せんとし
たものである。

このように、この種の構造を有する電子部品搭載用基板
（２００）によれば、導体回路（８０）の高密度化の要
求を満足することができる。

（発明が解決しようとする課題）一方、前述の如く、電子機器の小型、薄型化を図るため
には、電子部品搭載用基板自体も、小型、薄型化する必
要がある。そのためには、基材（１０）自体の厚みを薄
くするか、または基材（１０）に電子部品（７０）が収
納されるような四部を設け、電子部品（７０）が実装さ
れた際に全体として薄くなるようにすればよいのである
。

しかしながら、前述のような導体回路（８０）を基材（
１０）の両面に有する構造の電子部品搭載用基板（２０
０）にあっては、基材（ｌＯ）自体の厚みを薄くした場
合には、電子部品実装時における加熱や収湿等により基
材（ｌＯ）が伸び易くなって好ましくない。

また、電子部品（７０）が収納されるような凹部を設け
ようとしても、導体回路（８０）が両面に形成されてい
るため、電子部品裏面の接続端子と導体回路（８０）と
を電気的に接続するためには、第２４図に示すような導
体回路（８０）とする必要があり、このような導体回路
（８０）を形成するには、製造上、あるいはコスト的に
言っても困難であるといった問題がある。

さらに、この種の電子部品搭載用基板（２００）は、そ
の製造時及び電子部品実装時に、第２５図に示すように
リール・トウ・リール方式で一般に取り扱われる。

従って、導体回路（８０）が基材（４０）の両面に形成
されていると、第２６図に示すように、リール（９０）
に巻かれた際に外側（表面）の導体回路（８０）に比べ
、内側（裏面）の導体回路（８０）の方が、基材の厚み
だけ余分に湾曲するため、基材（１０）が厚くなればな
るほど内側（裏面）の導体回路（８０）が基材（１０）
から剥がれ易くなるといった問題もある。

本発明は、以上のような実情に鑑みてなされたものであ
り、その目的とするところは、導体回路の高密度化と、
電子部品を実装した際の薄型化とを容易に図ることがで
きると共に、リール・トウ・リール方式で取り扱われる
際に導体回路が容易に剥がれない電子部品搭載用基板を
提供することにある。

（課題を解決するための手段）以上の課題を解決するために、本発明の採った手段を、
実施例に対応する第１図及び第２図に従って説明すると
、「フェイスダウンボンディング形電子部品（７０）が実
装される電子部品搭載部（１１）と、当該電子部品（７
０）を外部に電気的に接続する導体回路（２２）（３２
）とを備えた電子部品搭載用基板（１００）において、電子部品搭載部（１１）を凹状に形成すると共に、導体
回路（２２）（３２）を基材（１０）の片面にのみ多層
に形成し、電子部品搭載部（１１）から各導体回路（２
２）（３２）に至る接続孔（４１）に導電処理を施して
なる導電体（４０）により電子部品（７０）の接続端子
（７１）と各導体回路（２２Ｘ３２）とを電気的に接続
するようにしたことを特徴とする電子部品搭載用基板（
１００）Ｊであるすなわち、本発明に係る電子部品搭載用基板（＋００）
は、フェイスダウンボンディング形電子部品（７０）を
搭載する電子部品搭載部（１１）を凹状に形成し、ここ
に搭載された電子部品（７０）を外部に電気的に接続す
る導体回路（２２）（３２）を基材（１０）の片面にの
み多層に形成して、これらの導体回路（２２）（３２）
と電子部品（７０）の接続端子（７１）とを電子部品搭
載部（１１）から各導体回路（２２）（３２）に至る接
続孔（４１）にメツキ等の導電処理を施してなる導電体
（４０）により電気的に接続したものである。

なお、電子部品搭載部（１１）は、第１図の実施例１に
示す如く、基材（１０）にザグリ加工を施して凹状とし
てもよく、第２図の実施例２に示す如く、基材（ｌＯ）
に開口（１２）を設け、この開口（１２）を導体回路層
で覆って、凹状としても良い。また、その深さ及び大き
さについては、特に限定されないが、基材（１０）の材
質、厚み、強度及び電子部品（７ｏ）の厚み等によって
適宜決定されるものである。

また、各実施例における導体回路（２２）（３２）は、
二層としているが、多層であれば何層であっても良く、
この場合、層数が多ければ多いほど、より高密度な導体
回路（２２）（３２）を形成することができることは言
うまでもない。

さらに、導電体（４０）にあっては、第１図に示す実施
例１では、基材（１０）及び各導体回路（２２）（３２
）を貫通する接続孔（４１）に、導電性ペーストを埋め
ることによって導電処理を施した柱状の導電体（４０）
とし、第２図に示す実施例２にあっては、各導体回路（
２２）（３２）に当接する接続孔（４１）に、メツキに
よって導電処理を施したブラインドスルーホール（４０
）としているが、その他の手段で構成しても良く、要は
、電子部品（７０）の接続端子（７１）と各導体回路（
２２）（３２）とが電気的に接続されるようになってい
ればよい。そして、このように形成された導電体（４０
）と、電子部品（７０）の接続端子（７１）とは、ハン
ダバンブ（６０）等によって接続される。

（発明の作用）本発明は、上記のような構成により、以下のような作用
がある。

先ず、電子部品搭載部（１１）を凹状に形成して、この
電子部品搭載部（１１）に電子部品（７０）を収納でき
るようにしたことにより、基材（１０）自体の厚みを薄
くすることなく、つまり、基材（１０）の強度を保持し
たまま電子部品（７０）を実装した際の厚みを薄くでき
るのである。

次に、導体回路（２２）（３２）を多層にしたことによ
りパターン設計の自由度が増して導体回路（２２）（３
２）の高密度化を容易に図ることができるのである。

さらに、これらの導体回路（２２）（３２）を基材（ｌ
Ｏ）の片面にのみ形成したことにより、第２７図に示す
ように、リール・トウ・リール方式により取り扱われて
リール（９０）に巻かれた場合、第２６図に示す従来の
ものに比較して、基材（１０）の厚みによるｔｇｔｔｈ
が少なくなるため、導体回路（２２）（３２）が基材（
１０）から剥がれ難いのである。

（実施例）次に、本発明に係る電子部品搭載用基板（１００）の実
施例を図面に従って説明する。

実４１個」一実施例１に係る電子部品搭載用基板（１００）を第１図
に示し、以下に、この電子部品搭載用基板（＋００）を
第３図から第１５図に示す製造工程図に基づいて説明す
る。

先ず、第３図及び第４図に示すよう−にポリイミド等か
らなるフィルム状の基材（ｌＯ）と、銅箔（２１）とを
接着剤（５０）を介して一体化し、その後、接続孔（４
１）を明ける。

次に、第５図及び第６図に示すように、銅箔（２１）に
エツチング加工を施すことにより、内層導体回路（２２
）を形成し、その後、内層導体回路（２２）の表面に感
光性ポリイミド等の感光性絶縁材（２３）（以下、感光
性絶縁材という）を塗布し、露光・現像を施すことによ
り、内層（２０）を形成する。

次いで、第７図及び第８図に示すように、ポリイミド等
からなる絶Ｉｔ　ｊ！　（３３）と′ｗ４箔（３１）と
を接着剤（５０）を介して一体化し、その後、接続孔（
４１）を明けて外層（３０）を形成し、この外層（３０
）と第５図及び第６図に形成した内！（２０）とをポリ
イミド等からなる絶縁材（２３）及び接着剤（５０）を
介して一体化する。

次いで、第９図及び第１０図に示すように、外層（３０
）の銅箔（３１）にエツチング加工を施すことにより、
外層導体回路（３２）を形成する。

次いで、第１１図及び第１２図に示すように、感光性絶
縁剤（２３）を外層導体回路（３２）の表面に塗布し、
露光・現像を施すことにより外層（３０）を形成し、そ
の後、接続孔（４１）に導電性ペーストを埋め込んで導
電処理を施し柱状の導電体（４０）を形成する。

最後に、基材（ｌＯ〉にザグリ加工を施して凹状とし、
基材（１０）及び外層（３０）から露出している導電体
（４０）にバンブ（６０〉を形成することにより、第１
３図から第１５図に示す電子部品搭載用基板（１００）
を得る。

寛見廻１実施例２に係る電子部品搭載用基板（１００）を第２図
に示し、以下に、この電子部品搭載用基板（１００）を
第１６図から第２１１１ｆｆｌに示す製造工作図に基づ
いて説明する。

先ず、第１６図に示すように、接続孔（４１）を明けた
ポリイミド等からなるフィルム状の絶縁層（３３）と銅
箔（３１）とを接着剤（５０）を介して一体化し、外ｊ
ｕｌ　（３０）を形成する。

次に、第１７図に示すように、電子部品（７０）を実装
するための間口（１２）を形成したポリイミド等からな
るフィルム状の基材（１０）と銅箔とを接着剤を介して
一体化し、鋼箔にエツチング加工を施すことによって内
層導体回路（２２）を形成し、その後、内層導体回路（
２２）の表面に感光性ポリイミド等の感光性絶縁材（２
３）　（以下、感光性絶縁材という）を塗布して内層（
２０〉を形成する。

次いで、第１８図に示すように、第１６図の外層（３０
）と第１７図の内層（２０）とを接着剤（５０）を介し
て一体化し、基材（ｌＯ）の開口（１２）に感光性絶縁
材（２３〉を塗布して、電子部品搭載部（１１）を形成
する。

次いで、第１９図に示すように、外１’ｊ’　（３０）
の銅箔（３Ｉ）にエツチング加工を施すことにより外層
導体回路（３２）を形成する。

次いで、第２０図に示すように、外Ｍ　（３０）の表面
に感光性絶縁剤（２３）を塗布し、その後、開口（１２
）側及び外層（３０）側に露光、現像等を施して接続孔
（４１）を形成する。

最後に、第２１図に示すように、接続孔（４１）にメツ
キによるブラインドスルーホール（４０）を形成して導
電体（４０）とすると共に、このブラインドスルーホー
ル（４０）の表面にドーナツ状のバンブ（６０）を形成
することにより、実施例２に係る電子部品搭載用基板（
１００）を得る。

（発明の効果）以上詳述したように、本発明に係る電子部品搭載用基板
は、　「フェイスダウンボンディング形電子部品が実装
される電子部品搭載部と、当該電子部品を外部に電気的
に接続する導体回路とを備えた電子部品搭載用基板にお
いて、電子部品搭載部を凹状に形成すると共に、導体回
路を基材の片面にのみ多層に形成し、電子部品搭載部か
ら各導体回路に至る接続孔に導電処理を施してなる導電
体により電子部品の接続端子と各導体回路とを電気的に
接続するようにしたこと」をその構成上の特徴としてい
る。

従って、この電子部品搭載用基板によれば、電子部品搭
載部を凹状にし、ここに電子部品を収納できるようにし
たため、基材自体の厚みを薄くすることなく基材の強度
を保持したまま、電子部品を実装した際の厚みを薄くす
ることができる。

また、導体回路を多層にしたため、パターン設計の自由
度が増すと共に、導体回路の高密度化を容易に図ること
ができる。

さらに、導体回路を基材の片面のみに形成したため、リ
ール・トウ・リール方式で取り扱われる際に、従来のも
のと比較して、導体回路が基材から剥がれ難くなる。

【図面の簡単な説明】

第１図は本発明に係る電子部品搭載用基板の実施例１を
示す縦断面図、第２図は実施例２に係る電子部品搭載用
基板を示す縦断面図である。第３図〜第１５図は実施例１に係る電子部品搭載用基板
の製造工程を順を追って説明する図であって、第３図は
基材と銅箔とを一体化し接続孔を明ける工程を示す平面
図、第４図は第３図におけるＡ−Ａ断面図、第５図は内
層を形成する工程を示す平面図、第６図は第５図におけ
るＢ−Ｂ断面図、第７図は内層と外層とを一体化する工
程を示す平面図、第８図は第７図におけるＣ−Ｃ断面図
、第９図は外層導体回路を形成する工程を示す平面図、
第１０図は第９図におけるＤ−Ｄ断面図、第１１図は柱
状の導電体を形成する工程を示す平面図、第１２図は第
１１図におけるＥ−Ｅ断面図、第１３図はバンブを形成
して実施例１に係る電子部品搭載用基板を形成する工程
を示す平面図、第１４図は第１３図におけるＦ−Ｆ断面
図、第１５図は第１３図における底面図である。第１６図〜第２１図は、実施例２に係る電子部品搭載用
基板の製造工程を順を追っ、て説明する図であって、第
１６図は外層となる基板を形成する工程を示す断面図、
第１７１１ｍは内層を形成する工程を示す断面図、第１
８図は内層と外層とを一体化する工程を示す断面図、第
１９図は外層導体回路を形成する工程を示す断面図、第
２０図は接続孔を形成する工程を示す断面図、第２１図
はブラインドスルーホール及びドーナツ状のバンブを形
成して実施例２に係る電子部品搭載用基板を形成する工
程を示す断面図である。第２２図は従来の電子部品搭載用基板を示す断面図、第
２３図は第２２図におけるＹ−Ｙからみた底面図、第２
４図は第２２図に示す電子部品搭載用基板に凹状の電子
部品搭載部を形成した場合の断面図である。第２５図はリール・トウ・リール方式を模式的に示す正
面図、第２６図は従来の電子部品搭載用基板がリールに
巻き付けられた状態を示す部分拡大断面図、第２７図は
本発明に係る電子部品搭載用基板がリールに巻き付けら
れた状態を示す部分拡大断面図である。符　　号　　の　　説　　明１００・・・電子部品搭載用基板、２００・・・従来の
電子部品搭載用基板、ｌＯ・・・基材、１１・・・電子
部品搭載部、１２・・・開口、２０・・・内層、２１・
・・銅箔、２２・・・内層導体回路、２３・・・（感光
性）絶縁材、３ｏ・・・外層、３１・・・銅箔、３２・
・・外層導体回路、３３・−・絶縁層、４ｏ・・・導電
体（ブラインドスルーホール）、４１・・・接続孔、５
ｏ・・・接着剤、６０・・・バンブ、７０・・・電子部
品、７１・・・接続端子、８０・・・従来の電子部品搭
載用基板の導体回路、８１・・・配線導体、８２・・・
導電端子、８３導電性スルーホール、９０・・・リール
。

Claims

【特許請求の範囲】　フェイスダウンボンディング形電子部品が実装される
電子部品搭載部と、当該電子部品を外部に電気的に接続
する導体回路とを備えた電子部品搭載用基板において、前記電子部品搭載部を凹状に形成すると共に、前記導体
回路を基材の片面にのみ多層に形成し、前記電子部品搭
載部から前記各導体回路に至る接続孔に導電処理を施し
てなる導電体により前記電子部品の接続端子と前記各導
体回路とを電気的に接続するようにしたことを特徴とす
る電子部品搭載用基板。