JPH0362732A - 同期信号レベル検出装置およびペデスタルレベル検出装置 - Google Patents
同期信号レベル検出装置およびペデスタルレベル検出装置Info
- Publication number
- JPH0362732A JPH0362732A JP1198936A JP19893689A JPH0362732A JP H0362732 A JPH0362732 A JP H0362732A JP 1198936 A JP1198936 A JP 1198936A JP 19893689 A JP19893689 A JP 19893689A JP H0362732 A JPH0362732 A JP H0362732A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization signal
- output
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＶＴＲ等でハイビジョン信号のような、正極
性、負極性の両極性の多値波形同期信号を持つ映像信号
の同期信号レベルを検出する装置、およびＮＴＳＣ信号
のような負極性同期信号をもつ映像信号や、ハイビジロ
ン信号−のような正極性、負極性の両極性の多値波形同
期信号を持つ映像信号のペデスタルレベルを検出する装
置に関するものである。
性、負極性の両極性の多値波形同期信号を持つ映像信号
の同期信号レベルを検出する装置、およびＮＴＳＣ信号
のような負極性同期信号をもつ映像信号や、ハイビジロ
ン信号−のような正極性、負極性の両極性の多値波形同
期信号を持つ映像信号のペデスタルレベルを検出する装
置に関するものである。
従来の技術
一般的には、同期信号レベル検出装置およびペデスタル
レベル検出装置はアナログ回路で１ＩＹｊ成されるが、
映像信号をディジタル処電する場合、第８図に示すよう
に映像信号をアナログディジタル変換した後、レベル検
出を行うことが多い。
レベル検出装置はアナログ回路で１ＩＹｊ成されるが、
映像信号をディジタル処電する場合、第８図に示すよう
に映像信号をアナログディジタル変換した後、レベル検
出を行うことが多い。
発明が解決しようとする課題
しかしながら上記の従来の構成では、第９図に示すよう
な負極性同期信号をもつ映像信号ＩをＡ／Ｄ変換回路３
により、アナログディジタル変換した後、同期信号レベ
ル検出回路２５により同期信号レベルを検出する場合、
第１０図に示すように、負の同期信号を全て含んでアナ
ログディジタル変換を行う必要があるが、この場合、実
際の映像信号の部分でのグイナ□ツクレンジが大きくと
れず、アナログディジタル変換回路３でＳ／Ｎ比が低下
するという問題点があった。そこで、負極性同期信号を
分離して負極性同期信号だけをアナログディジタル変換
して同期信号レベルを検出し、一方で、映像信号部分だ
けをアナログディジタル変換すればダイナミックレンジ
が大きくとれるが、Ａ／Ｄ変換器が２個必要なため、回
路規模が大きくなってしまうという問題点があった。
な負極性同期信号をもつ映像信号ＩをＡ／Ｄ変換回路３
により、アナログディジタル変換した後、同期信号レベ
ル検出回路２５により同期信号レベルを検出する場合、
第１０図に示すように、負の同期信号を全て含んでアナ
ログディジタル変換を行う必要があるが、この場合、実
際の映像信号の部分でのグイナ□ツクレンジが大きくと
れず、アナログディジタル変換回路３でＳ／Ｎ比が低下
するという問題点があった。そこで、負極性同期信号を
分離して負極性同期信号だけをアナログディジタル変換
して同期信号レベルを検出し、一方で、映像信号部分だ
けをアナログディジタル変換すればダイナミックレンジ
が大きくとれるが、Ａ／Ｄ変換器が２個必要なため、回
路規模が大きくなってしまうという問題点があった。
また、ペデスタルレベル検出回路２４においても、従来
は負極性同期信号もすべて含んでアナログディジタル変
換した後にペデスタルレベルを検出することが一般的で
あった。この場合、負極性同期信号の全部分をアナログ
ディジタル変換する必要がないにもかかわらず全部分を
アナログディジタル変換するため、アナログデーナシタ
ル変換部分でのＳ／Ｎ比劣化の原因となっていた。
は負極性同期信号もすべて含んでアナログディジタル変
換した後にペデスタルレベルを検出することが一般的で
あった。この場合、負極性同期信号の全部分をアナログ
ディジタル変換する必要がないにもかかわらず全部分を
アナログディジタル変換するため、アナログデーナシタ
ル変換部分でのＳ／Ｎ比劣化の原因となっていた。
課題を解決するための手段
上記の課題を解決するために本発明の同期信号レベル検
出装置は、映像信号の利得を増幅する増幅手段と、前記
増幅手段の出力を負極性同期信号の大部分を除いてアナ
ログディジタル変換するＡ／Ｄ変換回路と、前記映像信
号から同期信号を分離する同期信号分離回路と、前記同
期信号分離回路の出力から１個あるいは複数個のパルス
を発生するタイミング発生回路からのパルスによって同
期信号の位置を検出し、前記Ａ／Ｄ変換回路の出力から
同期信号振幅レベルを検出する同期信号振幅レベル検出
回路とを具備する構成を有している。
出装置は、映像信号の利得を増幅する増幅手段と、前記
増幅手段の出力を負極性同期信号の大部分を除いてアナ
ログディジタル変換するＡ／Ｄ変換回路と、前記映像信
号から同期信号を分離する同期信号分離回路と、前記同
期信号分離回路の出力から１個あるいは複数個のパルス
を発生するタイミング発生回路からのパルスによって同
期信号の位置を検出し、前記Ａ／Ｄ変換回路の出力から
同期信号振幅レベルを検出する同期信号振幅レベル検出
回路とを具備する構成を有している。
また、本発明のベデスクルレベル検出装置は、映像信号
の利得を増幅する増幅手段と、前記増幅手段の出力を負
極性同期信号の大部分を除いてアナログディジタル変換
するＡ／Ｄ変換回路と、前記映像信号から同期信号を分
離する同期信号分離回路と、同期信号分離回路の出力か
ら一個のパルスを発生するタイミング発生回路と、前記
タイミング発生回路からのパルスによってペデスタルレ
ベルの位置を検出し、前記Ａ／Ｄ変換回路の出力からペ
デスタルレベルを検出するペデスタルレベル検出回路と
を具備する構成を有している。
の利得を増幅する増幅手段と、前記増幅手段の出力を負
極性同期信号の大部分を除いてアナログディジタル変換
するＡ／Ｄ変換回路と、前記映像信号から同期信号を分
離する同期信号分離回路と、同期信号分離回路の出力か
ら一個のパルスを発生するタイミング発生回路と、前記
タイミング発生回路からのパルスによってペデスタルレ
ベルの位置を検出し、前記Ａ／Ｄ変換回路の出力からペ
デスタルレベルを検出するペデスタルレベル検出回路と
を具備する構成を有している。
作用
上記の構成によって、アナログ−デジタル変換時に常に
Ａ／Ｄ変換回路の入力ダイナミックレンジを最大に利用
して映像信号のアナログディジタル変換が行え、Ｓ／Ｎ
比を大きく改善することが可能となる。
Ａ／Ｄ変換回路の入力ダイナミックレンジを最大に利用
して映像信号のアナログディジタル変換が行え、Ｓ／Ｎ
比を大きく改善することが可能となる。
実施例
以下、本発明の同期信号レベル検出装置について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は、本発明の同期信号レベル検出装置の実施例の
構成を示したブロック図である。映像信号１は増幅手段
２で増幅される。増幅手段２の出力は、Ａ／Ｄ変換回路
３でアナログディジタル変換される。このとき第６図に
示すように、負極性同期信号の大部分を除いてアナログ
ディジタル変換を行う。同期信号は、同期信号分離回路
４によって分離され、タイミング発生回路５において同
期信号レベルを検出するためのタイミングを作り、同期
信号振幅レベル検出回路６おいて、正極性同期信号の振
幅レベルを検出する。検出結果により、増幅手段２の利
得を調整し、負極性同期信号を除いた分だけＡ／Ｄ変換
回路への入力信号のダイナミックレンジを拡大すること
によって、Ａ／Ｄ変換回路部分で、Ｓ／Ｎ比を大、きく
改善することができる。
構成を示したブロック図である。映像信号１は増幅手段
２で増幅される。増幅手段２の出力は、Ａ／Ｄ変換回路
３でアナログディジタル変換される。このとき第６図に
示すように、負極性同期信号の大部分を除いてアナログ
ディジタル変換を行う。同期信号は、同期信号分離回路
４によって分離され、タイミング発生回路５において同
期信号レベルを検出するためのタイミングを作り、同期
信号振幅レベル検出回路６おいて、正極性同期信号の振
幅レベルを検出する。検出結果により、増幅手段２の利
得を調整し、負極性同期信号を除いた分だけＡ／Ｄ変換
回路への入力信号のダイナミックレンジを拡大すること
によって、Ａ／Ｄ変換回路部分で、Ｓ／Ｎ比を大、きく
改善することができる。
次に、第２図は本発明の同期信号レベル検出装置の第２
の実施例として、同期信号レベル検出装置を利用した自
動利得制御装置の」構成を示したブロック図であり、第
１図に示した増幅信号手段２は可変利得増幅回路７、減
算回路８、Ｄ／Ａ変換回路９、ローパスフィルタ１０．
制御回路１１で構成されている。映像信号■は可変利得
増幅回路７で増幅される。可変利得増幅回路７の出力は
、Ａ／Ｄ変換回路３でアナログディジタル変換される。
の実施例として、同期信号レベル検出装置を利用した自
動利得制御装置の」構成を示したブロック図であり、第
１図に示した増幅信号手段２は可変利得増幅回路７、減
算回路８、Ｄ／Ａ変換回路９、ローパスフィルタ１０．
制御回路１１で構成されている。映像信号■は可変利得
増幅回路７で増幅される。可変利得増幅回路７の出力は
、Ａ／Ｄ変換回路３でアナログディジタル変換される。
このとき第６図に示すようにて一負極性同期信号の大部
分を除いてアナログディジタル変換を行い、正極性同期
信号の振幅レベルを検出することによって、可変利得増
幅回路７へのフィードバックループを構成する。同期信
号は、同期信号分離回路４において映像信号Ｉから取り
出され、タイミング発生回路５は同期信号振幅レベルを
検出するタイミングを作り、同期信号振幅レベル検出回
路６は、Ａ／Ｄ変換された映像信号から同期信号の振幅
レベルを検出する。減算回路８は、基準値と同期信号振
幅レベルとの差を算出し、減算回路８の出力は、Ｄ／Ａ
変換回路９でディジタルアナログ変換され、ローパスフ
ィルタ１０で濾波される。制御回路１１は、ローパスフ
ィルタ■０の出力によって、可変利得増幅回路７の利得
を制御する。この構成においてＡ／Ｄ変換回路３への入
力信号のダイナミックレンジを最大にするように制御す
ることによって、Ａ／Ｄ変換回路３部分で、Ｓ／Ｎ比を
大きく改善することができる。
分を除いてアナログディジタル変換を行い、正極性同期
信号の振幅レベルを検出することによって、可変利得増
幅回路７へのフィードバックループを構成する。同期信
号は、同期信号分離回路４において映像信号Ｉから取り
出され、タイミング発生回路５は同期信号振幅レベルを
検出するタイミングを作り、同期信号振幅レベル検出回
路６は、Ａ／Ｄ変換された映像信号から同期信号の振幅
レベルを検出する。減算回路８は、基準値と同期信号振
幅レベルとの差を算出し、減算回路８の出力は、Ｄ／Ａ
変換回路９でディジタルアナログ変換され、ローパスフ
ィルタ１０で濾波される。制御回路１１は、ローパスフ
ィルタ■０の出力によって、可変利得増幅回路７の利得
を制御する。この構成においてＡ／Ｄ変換回路３への入
力信号のダイナミックレンジを最大にするように制御す
ることによって、Ａ／Ｄ変換回路３部分で、Ｓ／Ｎ比を
大きく改善することができる。
続いて、本発明のベデスクルレベル検出装置について図
面を参照しながら説明する。
面を参照しながら説明する。
第３図は本発明のベデスクルレベル検出装置の実施例を
示したものである。映像信号１は増幅手段２で増幅され
る。増幅手段２の出力は、Ａ／Ｄ変換回路３でアナログ
ディジタル変換される。このとき第６図に示すように、
負極性同期信号の大部分を除いてアナログディジタル変
換を行う。同期信号は、同期信号分離回路４によって取
り出され、タイミング発生回路１２は、ペデスタルレベ
ルを検出するタイミングを作り、ペデスタルレベル検出
回路■３においてペデスタルレベルを検出する。検出結
果により、増幅手段２の利得を調整し、負極性同期信号
を除いた分だけＡ／Ｄ変換回路３への入力信号のダイナ
ミックレンジを拡大することによって、Ａ／Ｄ変換回路
３部分で、Ｓ／１〇− Ｎ比を大きく改善することができる。
示したものである。映像信号１は増幅手段２で増幅され
る。増幅手段２の出力は、Ａ／Ｄ変換回路３でアナログ
ディジタル変換される。このとき第６図に示すように、
負極性同期信号の大部分を除いてアナログディジタル変
換を行う。同期信号は、同期信号分離回路４によって取
り出され、タイミング発生回路１２は、ペデスタルレベ
ルを検出するタイミングを作り、ペデスタルレベル検出
回路■３においてペデスタルレベルを検出する。検出結
果により、増幅手段２の利得を調整し、負極性同期信号
を除いた分だけＡ／Ｄ変換回路３への入力信号のダイナ
ミックレンジを拡大することによって、Ａ／Ｄ変換回路
３部分で、Ｓ／１〇− Ｎ比を大きく改善することができる。
第４図はペデスタルレベル検出装置の第２の実施例とし
て、ペデスタルレベル検出装置を利用したクランプ装置
のブロック図であり、第３図に示した増幅手段２は直流
レベルシフト回路１４、減算回路１５、Ｄ／Ａ変換回路
１６、ローパスフィルタ１７、制御回路１８、増幅回路
２６で構成されている。映像信号１は増幅回路２６で増
幅される。増幅回路２６の出力は、直流レベルシフト回
路１４を通り、Ａ／Ｄ変換回路３でアナログディジタル
変換される。このとき第６図に示すように、負極性同期
信号の大部分を除いてアナログディジタル変換を行い、
ペデスタルレベルを検出することによって、直流レベル
シフト回路１４へのフィードバックループを構成する。
て、ペデスタルレベル検出装置を利用したクランプ装置
のブロック図であり、第３図に示した増幅手段２は直流
レベルシフト回路１４、減算回路１５、Ｄ／Ａ変換回路
１６、ローパスフィルタ１７、制御回路１８、増幅回路
２６で構成されている。映像信号１は増幅回路２６で増
幅される。増幅回路２６の出力は、直流レベルシフト回
路１４を通り、Ａ／Ｄ変換回路３でアナログディジタル
変換される。このとき第６図に示すように、負極性同期
信号の大部分を除いてアナログディジタル変換を行い、
ペデスタルレベルを検出することによって、直流レベル
シフト回路１４へのフィードバックループを構成する。
同期信号は、同期信号分離回路４において映像信号１か
ら取り出され、タイミング発生回路Ｉ２は、ペデスタル
レベルを検出するためのタイミングを作り、−ペデスタ
ルレベル検出回路１３は、Ａ／Ｄ変換された映像信号か
らペデスタルレベルを検出する。減算回路１５１１− は、基準値とペデスタルレベルとの差を算出し、減算回
路１５の出力は、Ｄ／Ａ変換回路１６でディジタルアナ
ログ変換され、ローパスフィルタ１７で濾波される。制
御回路１８は、ローパスフィルタ１７の出力によって、
直流レーＩぐルシフト回路１４を制御する。その結果、
直流レベルシフト回路１４の出力のペデスタルレベルは
一定に保たれる。この構成では、負極性同期信号の大部
分を除いてアナログディジタル変換を行うので、負極性
同期信号を除いた分だけ前段の増幅回路２６での利得を
上げることができ、Ａ／Ｄ変換回路３への入力信号のダ
イナミックレンジを拡大でき、Ａ／Ｄ変換回路部分で、
Ｓ／Ｎ比を大きく改善することができる。
ら取り出され、タイミング発生回路Ｉ２は、ペデスタル
レベルを検出するためのタイミングを作り、−ペデスタ
ルレベル検出回路１３は、Ａ／Ｄ変換された映像信号か
らペデスタルレベルを検出する。減算回路１５１１− は、基準値とペデスタルレベルとの差を算出し、減算回
路１５の出力は、Ｄ／Ａ変換回路１６でディジタルアナ
ログ変換され、ローパスフィルタ１７で濾波される。制
御回路１８は、ローパスフィルタ１７の出力によって、
直流レーＩぐルシフト回路１４を制御する。その結果、
直流レベルシフト回路１４の出力のペデスタルレベルは
一定に保たれる。この構成では、負極性同期信号の大部
分を除いてアナログディジタル変換を行うので、負極性
同期信号を除いた分だけ前段の増幅回路２６での利得を
上げることができ、Ａ／Ｄ変換回路３への入力信号のダ
イナミックレンジを拡大でき、Ａ／Ｄ変換回路部分で、
Ｓ／Ｎ比を大きく改善することができる。
次に、本発明の同期信号レベル検出装置およびペデスタ
ルレベル検出装置を組み合わせた実施例として、自動利
得制御装置およびクランプ装置について図面を参照しな
がら説明する。
ルレベル検出装置を組み合わせた実施例として、自動利
得制御装置およびクランプ装置について図面を参照しな
がら説明する。
第５図は本発明を利用した実施例である自動利得制御装
置およびクランプ装置の構成を示したブー１２＝ ロック図である。映像信号１は可変利得増幅回路７で増
幅される。可変利得増幅回路７の出力は、直流レベルシ
フト回路１４を通った後Ａ／Ｄ変換回路３でアナログデ
ィジタル変換される。このとき第６図に示すように、負
極性同期信号の大部分を除いた部分のみアナログディジ
タル変換を行う。
置およびクランプ装置の構成を示したブー１２＝ ロック図である。映像信号１は可変利得増幅回路７で増
幅される。可変利得増幅回路７の出力は、直流レベルシ
フト回路１４を通った後Ａ／Ｄ変換回路３でアナログデ
ィジタル変換される。このとき第６図に示すように、負
極性同期信号の大部分を除いた部分のみアナログディジ
タル変換を行う。
同期信号は、前記実施例と同様に映像信号から取り出さ
れ、タイミング発生回路１９は、第７図に示すように、
同期信号の位置とペデスタルレベルの位置を示すパルス
を発生させ、同期信号レベル検出回路２０と、ペデスタ
ルレベル検出回路１３において、同期信号レベルとペデ
スタルレベルを検出し、減算回路２１において両者の差
を算出し、第２図と同様に可変利得増幅回路７へのフィ
ードバックループを構成する。また、前記ペデスタルレ
ベル検出回路１３の出力は、第４図と同様に、直流レベ
ルシフト回路１４へのフィードバックループを構成する
。この構成により、同期信号の振幅レベルを正確に検出
でき、Ａ／Ｄ変換回路３への入力信号のペデスタルレベ
ルを一定値に保ったまま、ダイナミックレンジを最大に
拡大でき、Ａ／Ｄ変換回路３部分で、Ｓ／Ｎ比を大きく
改善できる。それとともに、回路の一部分を共有するこ
とによって、回路規模の縮小が可能となる。
れ、タイミング発生回路１９は、第７図に示すように、
同期信号の位置とペデスタルレベルの位置を示すパルス
を発生させ、同期信号レベル検出回路２０と、ペデスタ
ルレベル検出回路１３において、同期信号レベルとペデ
スタルレベルを検出し、減算回路２１において両者の差
を算出し、第２図と同様に可変利得増幅回路７へのフィ
ードバックループを構成する。また、前記ペデスタルレ
ベル検出回路１３の出力は、第４図と同様に、直流レベ
ルシフト回路１４へのフィードバックループを構成する
。この構成により、同期信号の振幅レベルを正確に検出
でき、Ａ／Ｄ変換回路３への入力信号のペデスタルレベ
ルを一定値に保ったまま、ダイナミックレンジを最大に
拡大でき、Ａ／Ｄ変換回路３部分で、Ｓ／Ｎ比を大きく
改善できる。それとともに、回路の一部分を共有するこ
とによって、回路規模の縮小が可能となる。
発明の詳細
な説明したように本発明は、映像信号をアナログデジタ
ル変換する際に、負極性同期信号をアナログデジタル変
換する必要がなく、また、アナログディジタル変換前に
、同期信号を取り出し、基準位置を決定するため、正極
性同期信号とペデスタルレベルの位置を正確に知ること
ができる。
ル変換する際に、負極性同期信号をアナログデジタル変
換する必要がなく、また、アナログディジタル変換前に
、同期信号を取り出し、基準位置を決定するため、正極
性同期信号とペデスタルレベルの位置を正確に知ること
ができる。
そして、正極性同期信号の振幅を正確に検出でき、前段
におかれる増幅手段の利得を調整することによって、Ａ
／Ｄ変換回路への入力信号のダイナミックレンジを拡大
できる。
におかれる増幅手段の利得を調整することによって、Ａ
／Ｄ変換回路への入力信号のダイナミックレンジを拡大
できる。
また、ペデスタルレベル検出装置においても負極性同期
信号の大部分を除いてＡ／Ｄ変換するため、前段増幅手
段の利得を調整することによって負極性同期信号を除い
た分だけダイナミックレンジを拡大できる。このように
してもペデスタルレベルを正極゛に検出することができ
る。本発明によって、アナログデジタル変換時に常１こ
Ａ／Ｄ変換回路の入力ダイナミックレンジを最大に利用
してアナログディジタル変換が行え、−ｆｆ／Ｎ比を大
きく改善することが可能となった。
信号の大部分を除いてＡ／Ｄ変換するため、前段増幅手
段の利得を調整することによって負極性同期信号を除い
た分だけダイナミックレンジを拡大できる。このように
してもペデスタルレベルを正極゛に検出することができ
る。本発明によって、アナログデジタル変換時に常１こ
Ａ／Ｄ変換回路の入力ダイナミックレンジを最大に利用
してアナログディジタル変換が行え、−ｆｆ／Ｎ比を大
きく改善することが可能となった。
第１図は本発明の同期信号レベル検出装置の実施例を示
したブロック図、第２図は同期信号レベル検出装置の第
２の実施例である自動利得制御装置の構成を示したブロ
ック図、第３図はペデスタルレベル検出装置の実施例を
示したブロック図、第４図はペデスタルレベル検出装置
の第２の実施例であるクランプ装置の構成を示したブロ
ック図、第５図は同期信号レベル検出装置とペデスタル
レベル検出装置を利用した実施例である自動利得制御装
置およびクランプ装置の構成を示したブロック図、第６
図および第１０図はアナログディジタル変換の陥凹を示
す波形図、第７図はタイミング発生回路の出力を示す波
形図、第８図は従来の同期信号レベル検出装置とペデス
タルレベル検出装置５− 置の構成を示したブロック図、第９図は正極性および負
極性の両極性の同期信号をもつ映像信号の一例を示す波
形図である。 １・・・映像信号、 ２・・・増幅手段、 ３・・
・Ａ／Ｄ変換回路、 ４・・・同期信号分離回路、
５．１２・・・タイミング発生回路、 ６・・・同
期信号振幅レベル検出回路、 ７・・・可変利得増幅
回路、 ８．１５・・・減算回路、 ９．１６・Ｄ
／Ａ変換［、１０゜１７・・・ローパスフィルタ、
１１・・・制御回路、１３・・・ペデスタルレベル検出
回路τ １４・・・直流レベルシフト回路、 ２６・
・・増幅回路。
したブロック図、第２図は同期信号レベル検出装置の第
２の実施例である自動利得制御装置の構成を示したブロ
ック図、第３図はペデスタルレベル検出装置の実施例を
示したブロック図、第４図はペデスタルレベル検出装置
の第２の実施例であるクランプ装置の構成を示したブロ
ック図、第５図は同期信号レベル検出装置とペデスタル
レベル検出装置を利用した実施例である自動利得制御装
置およびクランプ装置の構成を示したブロック図、第６
図および第１０図はアナログディジタル変換の陥凹を示
す波形図、第７図はタイミング発生回路の出力を示す波
形図、第８図は従来の同期信号レベル検出装置とペデス
タルレベル検出装置５− 置の構成を示したブロック図、第９図は正極性および負
極性の両極性の同期信号をもつ映像信号の一例を示す波
形図である。 １・・・映像信号、 ２・・・増幅手段、 ３・・
・Ａ／Ｄ変換回路、 ４・・・同期信号分離回路、
５．１２・・・タイミング発生回路、 ６・・・同
期信号振幅レベル検出回路、 ７・・・可変利得増幅
回路、 ８．１５・・・減算回路、 ９．１６・Ｄ
／Ａ変換［、１０゜１７・・・ローパスフィルタ、
１１・・・制御回路、１３・・・ペデスタルレベル検出
回路τ １４・・・直流レベルシフト回路、 ２６・
・・増幅回路。
Claims (5)
- （１）映像信号の利得を増幅する増幅手段と、前記増幅
手段の出力を負極性同期信号の大部分を除いてアナログ
ディジタル変換するＡ／Ｄ変換回路と、 前記映像信号から同期信号を分離する同期信号分離回路
と、 前記同期信号分離回路の出力から１個あるいは複数個の
パルスを発生するタイミング発生回路と、前記タイミン
グ発生回路からのパルスによって同期信号の位置を検出
し、前記Ａ／Ｄ変換回路の出力から同期信号振幅レベル
を検出する同期信号振幅レベル検出回路とを具備してな
る同期信号レベル検出装置。 - （２）請求項１記載の同期信号レベル検出装置の増幅手
段として、 Ａ／Ｄ変換回路に入力される映像信号の利得を制御する
可変利得増幅回路と、 同期信号振幅レベル検出回路の出力と基準値との差を算
出する減算回路と、 前記減算回路の出力をディジタルアナログ変換するＤ／
Ａ変換回路と、 前記Ｄ／Ａ変換回路の出力を濾波するローパスフィルタ
と、 前記ローパスフィルタの出力によって前記可変利得増幅
回路の利得を制御する制御回路とを具備してなる自動利
得制御装置。 - （３）タイミング発生回路は、同期信号の位置とペデス
タルレベルの位置を示すパルスそれぞれ１個ずつ発生し
、同期信号振幅レベル検出回路は、前記タイミング発生
回路からのパルスによって同期信号の位置とペデスタル
レベルの位置を検出し、同期信号レベルとペデスタルレ
ベルを検出し、同期信号レベルとペデスタルレベルの差
を算出することによって同期信号の振幅レベルを検出す
ることを特徴とする請求項１記載の同期信号レベル検出
装置。 - （４）映像信号の利得を増幅させる増幅手段と、前記増
幅手段の出力を負極同期信号の大部分を除いてアナログ
ディジタル変換するＡ／Ｄ変換回路と、 前記映像信号から同期信号を分離する同期信号分離回路
と、 同期信号分離回路の出力から一個のパルスを発生するタ
イミング発生回路と、 前記タイミング発生回路からのパルスによってペデスタ
ルレベルの位置を検出し、前記Ａ／Ｄ変換回路の出力か
らペデスタルレベルを検出するペデスタルレベル検出回
路とを具備してなるペデスタルレベル検出装置。 - （５）請求項４記載のペデスタルレベル検出回路に増幅
手段として、 Ａ／Ｄ変換回路に入力される映像信号の直流レベルを調
整する直流レベルシフト回路と、ペデスタルレベル検出
回路の出力と基準値との差を算出する減算回路と、 前記減算回路の出力をディジタルアナログ変換するＤ／
Ａ変換回路と、 前記Ｄ／Ａ変換回路の出力を濾波するローパスフィルタ
と、 前記ローパスフィルタの出力によって前記直流レベルシ
フト回路を制御する制御回路とを具備してなるクランプ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198936A JPH0362732A (ja) | 1989-07-31 | 1989-07-31 | 同期信号レベル検出装置およびペデスタルレベル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198936A JPH0362732A (ja) | 1989-07-31 | 1989-07-31 | 同期信号レベル検出装置およびペデスタルレベル検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362732A true JPH0362732A (ja) | 1991-03-18 |
Family
ID=16399434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198936A Pending JPH0362732A (ja) | 1989-07-31 | 1989-07-31 | 同期信号レベル検出装置およびペデスタルレベル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191507A (ja) * | 2011-03-11 | 2012-10-04 | Seiko Instruments Inc | 画像音声再生システム、受信装置 |
-
1989
- 1989-07-31 JP JP1198936A patent/JPH0362732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191507A (ja) * | 2011-03-11 | 2012-10-04 | Seiko Instruments Inc | 画像音声再生システム、受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000762B1 (ko) | 자동화질 보상 시스템 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JPH0362732A (ja) | 同期信号レベル検出装置およびペデスタルレベル検出装置 | |
| KR950004051Y1 (ko) | Vcr 재생시 휘도와 색신호의 시간차 보정회로 | |
| JP4699205B2 (ja) | 信号処理回路 | |
| JP2830599B2 (ja) | ペデスタルクランプ装置 | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| JP2519566B2 (ja) | ディジタルａｇｃ回路 | |
| JPH0255475A (ja) | ディジタル信号処理回路 | |
| JP2592818B2 (ja) | 画像読み取り装置 | |
| JPH06177761A (ja) | 映像信号ａ／ｄ変換回路 | |
| JPH0671337B2 (ja) | 信号処理回路 | |
| JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
| KR970008091B1 (ko) | 복합영상신호의 동기신호 분리회로 | |
| JPH0463076A (ja) | Ａｇｃ回路 | |
| JPH0225314B2 (ja) | ||
| JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
| JPH0644220Y2 (ja) | 輝度／色度分離回路 | |
| JP2754935B2 (ja) | クランプ装置 | |
| JPH0671338B2 (ja) | 信号処理回路 | |
| JPH0810941B2 (ja) | 映像信号の処理装置 | |
| KR940001615Y1 (ko) | Vcr의 그룹지연 보정회로 | |
| JPH06318869A (ja) | ビデオ信号用ａ／ｄ変換回路ならびにａｇｃ回路 | |
| JPH02131082A (ja) | クランプ回路 | |
| JPH03151769A (ja) | クランプパルス発生回路 |