JPH0362736A - 直並列型ａｄ変換器 - Google Patents
直並列型ａｄ変換器Info
- Publication number
- JPH0362736A JPH0362736A JP1198967A JP19896789A JPH0362736A JP H0362736 A JPH0362736 A JP H0362736A JP 1198967 A JP1198967 A JP 1198967A JP 19896789 A JP19896789 A JP 19896789A JP H0362736 A JPH0362736 A JP H0362736A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- sample
- conversion
- hold circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（よ アナログ信号をディジタル信号に変換する
直並列型ＡＤ変換器に関するものである。
直並列型ＡＤ変換器に関するものである。
従来の技術
第３図に従来の直並列型ＡＤ変換器の構成を示１；第４
図に同図の各部のタイミングを示す。
図に同図の各部のタイミングを示す。
第３図の直並列型ＡＤ変換器において入力信号１をＡＤ
変換するときに（よ 第４図に示すようにまず上位ＡＤ
変換器４がサンプルホールド回路２の出力電圧を粗くＡ
Ｄ変換したのち、下位ＡＤ変換器６カ＼ 上位ＡＤ変換
器４の出力を用いて、サンプルホールド回路２の出力電
圧を細かくＡＤ変換する。したがって、サンプルホール
ド回路２（よ上位ＡＤ変換器４が変換を開始してから下
位ＡＤ変換器６が変換を終了するまでの阻 出力電圧を
一定に保持しておく必要がある。
変換するときに（よ 第４図に示すようにまず上位ＡＤ
変換器４がサンプルホールド回路２の出力電圧を粗くＡ
Ｄ変換したのち、下位ＡＤ変換器６カ＼ 上位ＡＤ変換
器４の出力を用いて、サンプルホールド回路２の出力電
圧を細かくＡＤ変換する。したがって、サンプルホール
ド回路２（よ上位ＡＤ変換器４が変換を開始してから下
位ＡＤ変換器６が変換を終了するまでの阻 出力電圧を
一定に保持しておく必要がある。
発明が解決しようとする課題
第４図から分かるように 第３図の直並列型ＡＤ変換器
の変換時間は サンプルホールド回路２が人力信号１を
標本化する時間と、上位ＡＤ変換器４の変換時間と、下
位ＡＤ変換器６の変換時間の合計となり、ＡＤ変換を高
速に行うことが出来なかった 本発明（よ 上述の直並列型ＡＤ変換器の欠点について
考案研究した結果によりなされたものであリ、従来より
も高速なＡＤ変換器を提供することを目的とする。
の変換時間は サンプルホールド回路２が人力信号１を
標本化する時間と、上位ＡＤ変換器４の変換時間と、下
位ＡＤ変換器６の変換時間の合計となり、ＡＤ変換を高
速に行うことが出来なかった 本発明（よ 上述の直並列型ＡＤ変換器の欠点について
考案研究した結果によりなされたものであリ、従来より
も高速なＡＤ変換器を提供することを目的とする。
課題を解決するための手段
本発明ζよ 上述の課題を解決するたム 切り換え信号
により入力信号を標本化する２つのサンプルホールド回
路と、その２つのサンプルホールド回路の出力のうち一
方を選択して出力する」１位切り換えスイッチと、その
上位切り換えスイッチの出力を粗くＡＤ変換する上位Ａ
Ｄ変換器と、前記サンプルホールド回路の出力のうち一
方を選択して出力する下位切り換えスイッチと、前記上
位ＡＤ変換器の出力を用いて前記下位切り換えスイッチ
の出力を細かくＡＤ変換する下位ＡＤ変換器とを備えた
直並列型ＡＤ変換器である。
により入力信号を標本化する２つのサンプルホールド回
路と、その２つのサンプルホールド回路の出力のうち一
方を選択して出力する」１位切り換えスイッチと、その
上位切り換えスイッチの出力を粗くＡＤ変換する上位Ａ
Ｄ変換器と、前記サンプルホールド回路の出力のうち一
方を選択して出力する下位切り換えスイッチと、前記上
位ＡＤ変換器の出力を用いて前記下位切り換えスイッチ
の出力を細かくＡＤ変換する下位ＡＤ変換器とを備えた
直並列型ＡＤ変換器である。
作用
本発明は 上述の構成により、 ２つのサンプルホール
ド回路のうち一方（Ａとする）で入力信号を標本化し
上位切り替えスイッチをサンプルホルト回路Ａに接続し
て上位ＡＤ変換器で粗くＡＤ変換する。この変換が終了
するまでに下位切り換えスイッチをサンプルホールド回
路Ａに接続しておき、下位ＡＤ変換器は上位ＡＤ変換器
の出力を用いてサンプルホールド回路Ａの出力を細かく
ＡＤ変換する。一方上位ＡＤ変換器の変換の終了と同時
に上位切り換えスイッチをもう一つのサンプルホールド
回路（Ｂとする）に接続して、上位ＡＤ変換器はＡＤ変
換を開始する。上位ＡＤ変換器は下位ＡＤ変換器がＡの
出力の変換を終了するのを待たずに次のＢの出力の変換
を開始できる。
ド回路のうち一方（Ａとする）で入力信号を標本化し
上位切り替えスイッチをサンプルホルト回路Ａに接続し
て上位ＡＤ変換器で粗くＡＤ変換する。この変換が終了
するまでに下位切り換えスイッチをサンプルホールド回
路Ａに接続しておき、下位ＡＤ変換器は上位ＡＤ変換器
の出力を用いてサンプルホールド回路Ａの出力を細かく
ＡＤ変換する。一方上位ＡＤ変換器の変換の終了と同時
に上位切り換えスイッチをもう一つのサンプルホールド
回路（Ｂとする）に接続して、上位ＡＤ変換器はＡＤ変
換を開始する。上位ＡＤ変換器は下位ＡＤ変換器がＡの
出力の変換を終了するのを待たずに次のＢの出力の変換
を開始できる。
そのたぬ これを交互に繰り返すことにより、この直並
列ＡＤ変換器の変換間隔１よ 上位ＡＤ変換器と下位Ａ
Ｄ変換器のうち遅い方の変換時間とほぼ等しくなり、高
速なＡＤ変換をすることができる。
列ＡＤ変換器の変換間隔１よ 上位ＡＤ変換器と下位Ａ
Ｄ変換器のうち遅い方の変換時間とほぼ等しくなり、高
速なＡＤ変換をすることができる。
実施例
第１図は本発明の一実施例における直並列型ＡＤ変換器
の構成図である。以下、図面を参照しながら実施例を説
明する。
の構成図である。以下、図面を参照しながら実施例を説
明する。
入力信号１を、 ２つのサンプルホールド回路２Ａ、
２Ｂで交互に標本化する。上位切り換えスイッチ３１よ
サンプルホールド回路２人、 ２Ｂの出力のうち一方
を選んで出力する。上位ＡＤ変換器４は 上位切り換え
スイッチ３の出力を粗くＡＤ変換する。下位切り換えス
イッチ５ＬＬ、２つのサンプルホールド回路２Ａ、 ２
Ｂの出力の一方を選んで出力し 下位ＡＤ変換器６は上
位ＡＤ変換器４の出力を用いて下位切り換えスイッチ５
の出力を細かくＡＤ変換する。
２Ｂで交互に標本化する。上位切り換えスイッチ３１よ
サンプルホールド回路２人、 ２Ｂの出力のうち一方
を選んで出力する。上位ＡＤ変換器４は 上位切り換え
スイッチ３の出力を粗くＡＤ変換する。下位切り換えス
イッチ５ＬＬ、２つのサンプルホールド回路２Ａ、 ２
Ｂの出力の一方を選んで出力し 下位ＡＤ変換器６は上
位ＡＤ変換器４の出力を用いて下位切り換えスイッチ５
の出力を細かくＡＤ変換する。
このときのスイッチの切り換えとデータ出力のタイミン
グを第２図に示す。Ｓはサンプルホールド回路２Ａ、
２Ｂが入力を取り込むことを示しＨは出力電圧を一定に
保持することを示す。またＡ、Ｂはそれぞれ スイッチ
がサンプルホールド回路２Ａ、 ２Ｂに接続すること、
またはその出力のＡＤ変換結果であることを示も 上位切り換えスイッチ３がサンプルホールド回路２人の
側に接続しているとき、上位ＡＤ変換器４はサンプルホ
ールド回路２Ａの出力をＡＤ変換する。それが終了する
と上位切り換えスイッチ３はサンプルホールド回路２Ｂ
の側に切り換わり、上位ＡＤ変換器４はサンプルホール
ド回路２Ｂの出力をＡＤ変換する。上位ＡＤ変換器４が
サンプルホールド回路２Ａの出力の変換を終了するまで
に下位切り換えスイッチ５はサンプルホールド回路２Ａ
側になっており、上位ＡＤ変換器４がサンプルホールド
回路２人の出力のＡＤ変換を終了するとともに下位ＡＤ
変換器６は変換を開始する。
グを第２図に示す。Ｓはサンプルホールド回路２Ａ、
２Ｂが入力を取り込むことを示しＨは出力電圧を一定に
保持することを示す。またＡ、Ｂはそれぞれ スイッチ
がサンプルホールド回路２Ａ、 ２Ｂに接続すること、
またはその出力のＡＤ変換結果であることを示も 上位切り換えスイッチ３がサンプルホールド回路２人の
側に接続しているとき、上位ＡＤ変換器４はサンプルホ
ールド回路２Ａの出力をＡＤ変換する。それが終了する
と上位切り換えスイッチ３はサンプルホールド回路２Ｂ
の側に切り換わり、上位ＡＤ変換器４はサンプルホール
ド回路２Ｂの出力をＡＤ変換する。上位ＡＤ変換器４が
サンプルホールド回路２Ａの出力の変換を終了するまで
に下位切り換えスイッチ５はサンプルホールド回路２Ａ
側になっており、上位ＡＤ変換器４がサンプルホールド
回路２人の出力のＡＤ変換を終了するとともに下位ＡＤ
変換器６は変換を開始する。
以上より、サンプルホールド回路２Ａ、 ２Ｂ及び上位
ＡＤ変換器４（上 下位ＡＤ変換器６の変換が終了する
のを待たずに次の入力の標本化及びＡＤ変換をすること
が出来るの℃ 高速にＡＤ変換できる。
ＡＤ変換器４（上 下位ＡＤ変換器６の変換が終了する
のを待たずに次の入力の標本化及びＡＤ変換をすること
が出来るの℃ 高速にＡＤ変換できる。
発明の効果
以上の説明から明かなように 本発明によれ（戴わずか
な回路の付加により、直並列型ＡＤ変換器の変換速度を
大きく高めることができる。 したがって、本発明は極
めて有用である。
な回路の付加により、直並列型ＡＤ変換器の変換速度を
大きく高めることができる。 したがって、本発明は極
めて有用である。
第１図は本発明の一実施例における直並列型ＡＤ変換器
の構成は 第２図は第１図に示す直並列型Ａ、 Ｄ変換
器の各部のタイミングは 第３図は従来の直並列型ＡＤ
変換器の構成＠ 第４図は第３図に示す直並列型ＡＤ変
換器の各部のタイミング図である。 １・・・入力信号、 ２Ａ、２Ｂ・・・サンプルホール
ド回廠 ３・・・上位切り換えスイッチ、 ４・・・」
１位Ａ、 Ｄ変換器 ５・・下位切り換えスイッチ、
６・・・下位ＡＤ変換暑島
の構成は 第２図は第１図に示す直並列型Ａ、 Ｄ変換
器の各部のタイミングは 第３図は従来の直並列型ＡＤ
変換器の構成＠ 第４図は第３図に示す直並列型ＡＤ変
換器の各部のタイミング図である。 １・・・入力信号、 ２Ａ、２Ｂ・・・サンプルホール
ド回廠 ３・・・上位切り換えスイッチ、 ４・・・」
１位Ａ、 Ｄ変換器 ５・・下位切り換えスイッチ、
６・・・下位ＡＤ変換暑島
Claims (1)
- 切り換え信号により入力信号を標本化する２つのサンプ
ルホールド回路と、その２つのサンプルホールド回路の
出力のうち一方を選択して出力する上位切り換えスイッ
チと、その上位切り換えスイッチの出力を粗くＡＤ変換
する上位ＡＤ変換器と、前記サンプルホールド回路の出
力のうち一方を選択して出力する下位切り換えスイッチ
と、前記上位ＡＤ変換器の出力を用いて前記下位切り換
えスイッチの出力を細かくＡＤ変換する下位ＡＤ変換器
とを備えた直並列型ＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198967A JPH0362736A (ja) | 1989-07-31 | 1989-07-31 | 直並列型ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198967A JPH0362736A (ja) | 1989-07-31 | 1989-07-31 | 直並列型ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362736A true JPH0362736A (ja) | 1991-03-18 |
Family
ID=16399907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198967A Pending JPH0362736A (ja) | 1989-07-31 | 1989-07-31 | 直並列型ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362736A (ja) |
-
1989
- 1989-07-31 JP JP1198967A patent/JPH0362736A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689689B2 (ja) | 直並列型アナログ／ディジタル変換器 | |
| WO1997025777A1 (en) | Skewless differential switch and dac employing the same | |
| JPH02141135U (ja) | ||
| US4888587A (en) | Oversampling A/D converter with two capicitor arrays | |
| JPH0362736A (ja) | 直並列型ａｄ変換器 | |
| JPH02306722A (ja) | Ｄ／ａ変換装置 | |
| DE3881220D1 (de) | Kommunikationsvermittlungselement. | |
| JPS6271336A (ja) | Ａ／ｄ変換器 | |
| JPS6029029A (ja) | Ａｄ変換器 | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| JPS62110322A (ja) | サンプル・ホ−ルド方式 | |
| JPS60170328A (ja) | アナログ／デイジタル変換装置 | |
| JPS63157522A (ja) | 直並列型ａ／ｄ変換器 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPH0648640Y2 (ja) | デジタル・ウェ−ブメモリ | |
| JPH0349424A (ja) | Ａ／ｄコンバータ | |
| JPS63114422A (ja) | 高速デジタル／アナログ変換回路 | |
| JPH03147424A (ja) | 直並列型ａ／ｄ変換回路 | |
| JPS58121826A (ja) | アナログ−デイジタル変換器 | |
| SU646467A1 (ru) | Устройство дл формировани цифрового телевизионного сигнала | |
| JPS5631225A (en) | A/d converter | |
| JPH01309416A (ja) | アナログ・デジタル変換器 | |
| SU1285599A1 (ru) | Преобразователь напр жени в интервал времени | |
| JP2644682B2 (ja) | 相関処理回路 | |
| JPS6335018A (ja) | アナログデイジタル変換器 |