JPH07170422A - 水平同期信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】複合映像信号をデジタル処理する場合に、ジッ
ター、同期欠損、スパイクノイズ等による誤動作のない
高信頼性の水平同期信号処理回路を提供する。 【構成】入力パルス信号を該入力パルス信号の周期によ
って選択的に除去する除去回路１０と、除去回路１０の
出力を入力するとともに除去回路に出力が帰還するよう
接続されているＰＬＬ回路２０と、除去回路１０の出力
とＰＬＬ回路２０の出力とを入力して選択的にパルス信
号を発生させる切替制御回路４０と、切替制御回路４０
の出力パルス信号に基づいて、除去回路１０の出力信号
とＰＬＬ回路２０の出力信号とを切替えて出力する切替
回路５０とを有してなることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン信号等の複
合映像信号より水平同期信号を作り出す処理回路に関す
る。

【０００２】

【従来の技術】従来の技術について、図７を参照して説
明する。図７は、従来例による水平同期信号処理回路の
ブロック回路図である。図中、１００は除去回路（以
下、ハーフＨキラー回路と記す）、２００はＰＬＬ回路
であり、各図において、１０１はワンショットパルス発
生回路、２０１は位相比較器、２０２はＶＣＯ発生器、
２０３は分周器である。図７の回路において、Ｓ_in端子
より入力する複合映像信号より抽出したコンポジット同
期信号から水平同期信号を分離しデジタル処理を行って
いた。なお、図７中、Ａ〜Ｄの記号の部分の波形を図３
に示している。

【０００３】

【発明が解決しようとする課題】ところで、複合映像信
号より水平同期信号を作り出す処理に関して、ＶＴＲ等
の再生信号を処理する場合は、ＶＴＲのモーターの回転
ムラに起因するジッター及びメディア等の欠損及び再生
時のスパイクノイズ等がビデオ信号に重畳されている。

【０００４】上記図７に示すような回路においては、入
力同期信号とＶＣＯ分周出力のＰＬＬ構成をとることに
より、メディア欠損、スパイクノイズの影響はある程度
防止できるものの、ＶＴＲのモーターの回転ムラに起因
するジッターの低減には限界がある。

【０００５】その理由は、メディアに同期信号とビデオ
信号が磁気的に記録されており、このため、モーターの
回転により順次、同期信号、ビデオ信号が再生される
が、その際両方の信号が回転ムラの影響を同様に受けて
再生されるが、同期信号のみそのジッターを抑えると逆
にビデオ信号との相対的なジッターが増えてしまうため
である。

【０００６】また、ＰＬＬ回路に起因するリップル混
入、ＰＬＬ回路のハイインピーダンスの特性から、周辺
回路よりのノイズ混入等により、新たなジッターが混入
したりして、従来のジッターを増幅させ回路の誤動作を
招くという問題があった。

【０００７】以下、図３のタイミングチャートを参照し
て具体的に問題点を説明する。

【０００８】従来回路においては、ハーフＨキラー回路
１００は図３Ａ〜Ｄの波形の動作をする。即ち、Ａの入
力波形よりＢの出力波形が作られるが、Ａにノイズが重
畳された場合、そのノイズはＢがＨＩＧＨの時、無視さ
れる。また、ＢがＬＯＷの時、ノイズでＢはパルスを発
生し、その立ち上がりでパルスＣを発生する。正規の同
期信号が入ったときも同様にＢのパルス、Ｃのパルスが
発生する。垂直ブランキング期間にはＡに示す１／２Ｈ
周期の等化パルスが含まれており、このパルスをそのま
まＰＬＬ回路へ入力するとＶＣＯ発信出力とのずれによ
る補正が働き、ブランキング終了直後の同期信号が不安
定になる。そのため、Ｂのパルスを発生させ等化パルス
を１本ごとに消す作用をさせている。

【０００９】しかし、この動作で等化パルスが１本欠け
た場合、消すべき等化パルスを消さず、１本ずれて別の
等化パルスを消す作用が生じ、Ｃ及びＤの波形比較で明
白なように、位相がずれた状態を引き起こしている。ま
た、同期信号が欠けた時はＣの出力も出ない。

【００１０】そこで、本発明の目的は、上記問題点に鑑
み、複合映像信号をデジタル処理する場合に、ジッタ
ー、同期欠損、スパイクノイズ等による誤動作のない高
信頼性の水平同期信号処理回路を提供することにある。

【００１１】

【課題を解決するための手段】前記目的を達成するため
に本発明は、複合映像信号より水平同期信号を作り出す
水平同期信号処理回路において、入力パルス信号を該入
力パルス信号の周期によって選択的に除去する除去回路
と、該除去回路の出力を入力するとともに前記除去回路
に出力が帰還するよう接続されているＰＬＬ回路と、前
記除去回路の出力と前記ＰＬＬ回路の出力とを入力して
選択的にパルス信号を発生させる切替制御回路と、該切
替制御回路の出力パルス信号に基づいて、前記除去回路
の出力信号と前記ＰＬＬ回路の出力信号とを切替えて出
力する切替回路とを有してなることを特徴とする。

【００１２】

【作用】本発明は上記のような構成であるので、垂直ブ
ランキング期間における等化パルスが１本欠けても、Ｐ
ＬＬ回路出力によって補完され、除去回路出力が位相ず
れを起こすことがない。従って、ＰＬＬ回路の位相が従
来例に比べはるかに安定となり、ＰＬＬ回路のフェーズ
ロックも安定動作となる。

【００１３】さらに、切替制御回路によって、ノイズ重
畳の場合にはＰＬＬ回路の出力信号を、ノーマルの場合
には除去回路の出力信号を、また、同期欠けの場合には
ＰＬＬ回路の出力信号を選択するので、常に安定な同期
信号を選択、出力できる。

【００１４】

【実施例】本発明の一実施例について図１乃至図５を参
照して説明する。図１は本発明の一実施例による水平同
期信号信号処理回路のブロック回路図、図２は図１の具
体的構成を示す回路図、図３及び図４は、図１及び図２
の回路のタイミングチャート図、図５は図３の一波形図
の拡大図である。

【００１５】ここでは、回路としては主に図１を参照し
て説明し、適宜図２に従って説明する。また、図１及び
図２の各部には、図３及び図４のタイミングチャートを
示す記号を示し、各部で発生する信号を示している。

【００１６】図１のハーフＨキラー回路１０には、図３
Ａのようなノイズや同期欠けが重畳された信号が入力さ
れる。この時、１段目のワンショットパルス発生器１１
で、図３Ｂ’のような１Ｈ周期より若干短いパルス幅の
パルスを発生させる。この発生器１１は非トリガータイ
プであるので、１／２Ｈ周期の入力は受け付けずにハー
フＨキラーの作用を有する。さらに、その立ち上がりで
Ｃ’の負のパルスを発生させ、ハーフＨキラーとしてい
る。

【００１７】また、ワンショットパルス発生器１１に
は、ＰＬＬ回路２０のＰＬＬ出力を入力しており、図３
Ａの同期が欠けていても、ＰＬＬパルスにより補完され
Ｃ’のパルスが発生される。

【００１８】上記ハーフＨキラー回路１０の具体的構成
としては、例えば図２に示すように、ＡＮＤゲート１３
及び２個のワンショットパルス発生器１１，１２から構
成する。そしてこの出力は、位相比較器２１，ＶＣＯ発
生器２２、分周器２３から構成されるＰＬＬ回路２０に
入力される。以上の回路構成によって、ノイズ等で多少
位相がぶれても、ある程度安定したパルスＤ’が出力さ
れる。

【００１９】また、ハーフＨキラー出力Ｃ’をワンショ
ットパルス発生器３０に入力し、その出力波形Ｆを用い
て、後述するようにノイズの重畳や同期欠けの検知を行
っている。

【００２０】以下、出力波形Ｆによる各検知について、
図５を参照して具体的に説明する。上記出力波形Ｆは切
替制御回路４０に入力される。そして、各検知は図５に
示すように、Ｍ，Ｎ，Ｏの各位置で判断している。領域
Ｍ，Ｎ，Ｏは波形Ｆの立ち上がりとパルスＧとパルスＩ
の位相関係により決定され、パルスＧより手前の領域は
Ｍ、パルスＧとＩの間の領域はＮ、パルスＩ以降の領域
はＯである。ここで、パルスＧ及びパルスＩはＰＬＬ出
力Ｄ’を位相調整器４１，４２によって各々所定の位相
に調整した出力であり、両出力はそれぞれ、ワンショッ
トパルス発生器４３，４４に入力される。

【００２１】上記構成において、パルスＦ入力とパルス
Ｇ入力の論理状態によりパルスＦがＬＯＷの時、パルス
Ｇが入力されればパルスＨが出力されノイズの重畳信号
とする。また、パルスＦとパルスＩの入力の論理状態に
よりパルスＦがＨＩＧＨの時、パルスＩが入力されれば
パルスＪが出力され同期欠けの信号とする。ノーマル状
態のＮ領域の時はパルスＧ入力の時、パルスＦはＨＩＧ
Ｈ、パルスＩ入力の時、パルスＦはＬＯＷでノイズ重
畳、同期欠け信号は発生されない。

【００２２】つまり、パルスＦの立ち上がりが領域Ｍに
あればノイズが重畳されたと判断し、パルスＦの立ち上
がりが領域Ｏにあれば同期欠けであると判断し、パルス
Ｆの立ち下がりが領域Ｎにあればノーマル状態であると
判断する。

【００２３】上記Ｈ，Ｊパルスの論理和をゲート４５で
構成し、出力Ｋとしている。

【００２４】また、図１及び図２の切替回路５０は前述
の切替制御出力Ｋを切替信号とし、図６（ａ）及び
（ｂ）に示すような切替モードに従ってハーフＨキラー
出力Ｃの位相調整出力と、ＰＬＬ出力を位相調整回路７
０により位相調整された出力Ｅを切替えて出力する。図
６（ａ）は切替動作概念図、図６（ｂ）は切替モード表
である。なお、位相調整回路７０の具体的構成は、図２
に示すように、ワンショットパルス発生器２個、７１，
７２を使用した構成としボリュームＶＲＡでその位相を
微調整する。また、位相調整回路６０もボリュームＶＲ
Ｄにより位置微調整を行う。

【００２５】以上のような構成により複合同期信号から
まず安定に等価パルスをキャンセルし、その後、ノイズ
が重畳されているか、同期欠けがあるかを判断し、ノー
マルジ時は等価パルスをキャンセルした複合同期信号を
出力し、ノイズ重畳、同期欠けの時はＰＬＬ出力を位相
調整した同期出力を出力するものである。

【００２６】なお、これらの構成は位相的にもっと高精
度な出力が可能なカウンター及びゲート及びクロック発
生器を使用した構成でもよい。

【００２７】以上のように、本発明によれば、ノイズ重
畳、同期欠けがない場合は、ＰＬＬ回路を通していない
同期信号を水平同期信号として出力するため、ＰＬＬ回
路を通ることによるジッターやリップル成分の混入が防
止できる。また、ノイズ重畳、同期欠けが発生した場
合、リアルタイムでＰＬＬ出力を位相合わせした信号に
より補完されるため安定した同期信号を出力できる。

【００２８】さらに、本発明の基準として使用している
ＰＬＬ出力は、その前段のハーフＨキラー回路にもＰＬ
Ｌ回路出力信号を補完させており、その入力が比較的安
定化されているため、トータル出力をより安定化でき
る。

【００２９】

【発明の効果】以上のように、本発明による複合映像信
号をデジタル処理する場合に、ジッター、同期欠損、ス
パイクノイズ等による誤動作のない高信頼性の水平同期
信号処理回路を提供することにある。

【図面の簡単な説明】

【図１】本発明の一実施例による水平同期信号信号処理
回路のブロック回路図である。

【図２】図２は図１の具体的構成を示す回路図である。

【図３】図１及び図２の回路のタイミングチャート図で
ある。

【図４】図１及び図２の回路のタイミングチャート図で
ある。

【図５】図３の一波形図の拡大図である。

【図６】（ａ）及び（ｂ）はそれぞれ、切替回路の概念
図及び切替モードを示した図である。

【図７】従来例による水平同期信号信号処理回路のブロ
ック回路図である。

【符号の説明】

１０ 除去回路 ２０ ＰＬＬ回路 ４０ 切替制御回路 ５０ 切替回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複合映像信号より水平同期信号を作り出
   す水平同期信号処理回路において、 入力パルス信号を該入力パルス信号の周期によって選択
   的に除去する除去回路と、 該除去回路の出力を入力するとともに前記除去回路に出
   力が帰還するよう接続されているＰＬＬ回路と、 前記除去回路の出力と前記ＰＬＬ回路の出力とを入力し
   て選択的にパルス信号を発生させる切替制御回路と、 該切替制御回路の出力パルス信号に基づいて、前記除去
   回路の出力信号と前記ＰＬＬ回路の出力信号とを切替え
   て出力する切替回路とを有してなることを特徴とする水
   平同期信号処理回路。