JPH0362965A

JPH0362965A - メモリ機能付フォトセンサ

Info

Publication number: JPH0362965A
Application number: JP1198395A
Authority: JP
Inventors: Hiroyasu Yamada; 裕康山田; Hiroshi Matsumoto; 広松本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1991-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、同一基板上にフォトセンサと共に書き込み／
消去可能なメモリを設けてなるメモリ機能付フォトセン
サに関する。

［従来の技術］従来、電子スチルカメラやビデオカメラ装置等では、光
電変換素子としてＦＥＴタイプのアモルファスＳｔ（シ
リコン）フォトセンサを使用し、光学系を介して与えら
れる光学的信号をフォトセンサにより電気的な画素信号
に変換してコンデンサに蓄え、駆動回路のセンスアンプ
を使用して読出すように構成している。

［発明が解決しようとする課題］しかし、この種、従来のＦＥＴタイプのアモルファスＳ
ｉフォトセンサを用いた電子スチルカメラ等は、フォト
センサの各画素の易動度が低いこと、及び順次走査で各
画素信号を取出す駆動回路が低速であること等の理由か
ら高速の連続撮影ができないという問題があった。また
、フォトセンサにより電気的信号に変換した画素信号を
コンデンサに蓄えておき、駆動回路のセンスアンプを用
いて読出すようしているので、撮影時にセンスアンプ以
降の周辺回路や表示装置または記憶装置が必要であった
。

本発明は上記実情に鑑みて成されたもので、高速撮影、
連続撮影が可能で、しかも、撮影時にはセンスアンプや
このセンスアンプ以降の記憶装置が不要なメモリ機能付
フォトセンサを提供することを目的とする。

［課題を解決するための手段］本発明は、薄膜トランジスタを用いて構成したフォトセ
ンサアレイ及び、メモリ用薄膜トランジスタにより構成
した複数のフレームメモリを設け、上記フォトセンサア
レイから出力される画像情報を上記複数のフレームメモ
リに選択的に記憶するようにしたものである。

［作用］上記のように構成された上記メモリ機能付フォトセンサ
は、シャッタ操作により撮影が行なわれると、その都度
フレームメモリが順次切換えられ、フォトセンサアレイ
から出力される画像情報が複数のフレームメモリに順次
記憶される。従って、撮影した画像情報の読出しを待た
ずに撮影を続行することができ、高速撮影及び連続撮影
が可能になる。

［実施例］以下、図面を参照して本発明の一実施例を説明する。

第１図は本発明の概念図である。第１図において１１は
１フレームに対応する数のフォトセンサがアレイ状に配
置されてなるフォトセンサアレイで、光学系（図示せず
）から光学像が入射光として与えられる。このフォトセ
ンサアレイ１１は、入射光（光学像）を電気的な信号、
つまり、画素信号に変換して切換えスイッチ１２に出力
する。

この切換えスイッチ１２は、例えばシャッタ操作が行な
われる毎にフレームメモリ１３１，１３２゜・・・、１
３ｎを順次切換え、フォトセンサアレイ′１１から出力
される画素信号を選択したフレームメモリ１３１，１３
□、・・・、１３ｎに出力する。

これらのフレームメモリ１３＋、１３２．・・・１３ｎ
は、切換えスイッチ１２により選択されると、フォトセ
ンサアレイ１１から送られてくる画素信号を１フレ一ム
分、つまり、写真１枚分の画像情報を記憶する。

そして、上記フレームメモリ１３、〜１３ｎに記憶され
た画像情報は、撮影終了後の読出しモードにおいて、切
換えスイッチ１４により選択されて順次読出し回路１５
へ送られる。上記フォトセンサアレイ１１から切換えス
イッチ１４まで、あるいはフォトセンサアレイ１１から
順次読出し回路１５までを１つの基板上に例えばＦＥＴ
型の薄膜トランジスタ（Ｔ　Ｐ　Ｔ）で構成する。

そして、上記順次読出し回路１５は、切換えスイッチ１
４により選択されたフレームメモリ１３＋〜１３ｎの１
つから記憶情報を順次読出して信号増幅回路１６へ出力
する。この信号増幅回路１６により増幅された画像情報
は、１フレ一ム分の記憶容量を有する画像メモリ１７に
送られて表示部１８に表示されると共に、例えばフロッ
ピーディスク等の大容量の外部記憶装置１９へ送られて
記憶される。

上記の構成において、撮影モードでシャッタ操作が行な
われると、撮影した光学像がフォトセンサアレイ１１に
より電気的画像情報に変換され、切換えスイッチ１２に
より選択されたフレームメモリ１３１〜１３ｎの１つに
記憶される。また、上記シャッタ操作が行なわれる毎に
切換えスイッチ１２によりフレームメモリ１３１〜１３
ｎが順次切換えられ、撮影した画像情報がフレームメモ
リ１３．〜１３ｎに順次記憶される。このフレームメモ
リ１３１〜１３ｎに記憶した画像情報は、シャッタ操作
毎に読出す必要は無く、このため高速撮影、連続撮影が
可能になる。

そして、上記フレームメモリ１３．〜１３ｎに記憶した
画像情報は、撮影終了後に読出しモードを指定すること
により、切換えスイッチ１４によって順次選択され、順
次読出し回路１５を介して順次読出される。このフレー
ムメモリ１３＋〜１３ｎから読出された画像情報は、画
像メモリ１７に蓄えられて表示部１８に表示される。従
って、フレームメモリ１３□〜１３ｎ１こｌ記憶した撮
影画像は、表示部１８により確認しながら大容量の外部
記憶装置１９に記憶させる事ができる。

第２図は、上記フォトセンサアレイ１１からフレームメ
モリ１３１〜１３ｎまでの回路における画素１セル部分
を取り出して示す撮影時の等価回路である。フォトセン
サアレイ１１におけるフォトトランジスタＦＴには、撮
影時（シャッタ操作時）にドレイン電極り及びゲート電
極Ｇに所定のパルス信号が印加される。上記フォトトラ
ンジスタＦＴのソース電極Ｓは、プルダウン抵抗Ｒａを
介して接地される。

そして、シャッタ操作に同期して上記フォトトランジス
タＦＴのゲート電極Ｇ及びドレイン電極りにパルス信号
を印加することにより、ソース電極Ｓと抵抗Ｒａとの接
続点Ａに光量に応じたパルス信号が発生する。このＡ点
に生じる信号が各フレームメモリ１３１〜１３ｎ内のメ
モリ用薄膜トランジスタＭＴＩＩ、　ＭＴ２１．−ＭＴ
ｎＬのゲート電極に入力される。この薄膜トランジスタ
ＭＴＩＩ〜Ｍ　Ｔ　ｎｌは、それぞれドレイン電極とソ
ース電極が一括接続されて抵抗Ｒ１〜Ｒｎを介して接地
されると共に、切換えスイッチＳＷＩ　、ＳＷ２　、・
・・ＳＷｎを介して端子２１に接続される。上記切換え
スイッチＳＷＩ　、ＳＷ２　、・・・ＳＷｎの一端、つ
まり、端子２１に対する共通接続点Ｂには１、上記Ａ点
に発生する信号に同期した反転電位のパルス信号が印加
される。

上記第２図に示す構成において、シャッタ操作を行なう
と、このシャッタ操作に同期して上記フォトトランジス
タＦＴのゲート電極Ｇ及びドレイン電極りにパルス信号
が印加され、ソース電極Ｓと抵抗Ｒａとの接続点Ａに光
量に応じたパルス信号が発生する。一方、切換えスイッ
チＳＷｔ〜ＳＷｎの共通接続点Ｂには、上記Ａ点に発生
した信号に同期して反転電位のパルス信号が印加される
。従って、今、切換えスイッチＳＷＩによりフレームメ
モリ１３．のメモリ用薄膜トランジスタＭＴＩＩが選択
されているとすれば、この薄膜トランジスタＭＴＩＩの
ゲートとソース・ドレイン間に光量に応じた大きな電位
差が発生し、薄膜トランジスタＭＴＩＩのＶｔ（ドレイ
ン電流が流れ始めるゲート電圧）をシフトさせることで
画素信号が書込まれる。他のメモリ用＃Ｊｉｉ）ランジ
スタＭ　Ｔ　２１〜ＭＴ、ｎｌは、切換えスイッチＳＷ
２〜ＳＷｎがオフしているので、ソース・ドレインがプ
ルダウン抵抗Ｒ２〜Ｒｎにより接地レベルとなっており
、ゲートとソース・ドレインとの間には選択された薄膜
トランジスタＭＴＩＩより小さな電位差しか生じない。

この場合、メモリ用薄膜トランジスタＭＴＩＩ〜ＭＴｎ
ｌの特性として、この電位差レベルでは記憶データが変
化しないように設定しておくことにより、データの書込
みは行なわれない。

また、このとき選択されているフレームメモリ１３１で
は、他の画素でも同様にしてデータが書込まれるが、各
画素毎に入射光量が異なるので、それに応じて異なった
データ（Ｖｔのシフト量）が：記憶される。

第３図は、フレームメモリ１３１〜１３ｎ内の読出し時
における画素１セル部分を取出して示す等価回路である
。同図に示すようにアドレスラインＡ及びデータライン
Ｄがマトリックス状に配列され、その交点部分にメモリ
用薄膜トランジスタＭＴ及び選択用薄膜トランジスタＳ
Ｔが設けられる。メモリ用薄膜トランジスタＭＴは、ド
レイン電極に読出しパルス信号Ｖｄが印加され、ゲート
電極が接地され、更にソース電極がプルダウン抵抗Ｒを
介して接地されると共に、選択用用薄膜トランジスタＳ
Ｔのドレイン電極に接続される。この選択用薄膜トラン
ジスタＳＴはゲート電極がアドレスラインＡに接続され
、ソース電極がデータラインＤに接続される。

上記の構成において、データ読出し時にメモリ用薄膜ト
ランジスタＭＴのソース電極に読出しパルス信号が与え
られると共に、アドレスラインＡに選択用薄膜トランジ
スタＳＴを指定するパルス信号が与えられる。このアド
レスラインＡに与えられるパルス信号により選択用薄膜
トランジスタＳＴがオン状態となる。そして、上記読出
しパルス信号によりメモリ用薄膜トランジスタＭＴから
ドレイン・ソース間のチャンネル抵抗に応じた電位の信
号が読出され、選択用薄膜トランジスタＳＴを介してデ
ータラインＤに出力される。メモリ用薄膜トランジスタ
ＭＴのドレイン・ソース間のチャンネル抵抗の値は、上
記したデータの書込み時に画素信号のレベルに応じて記
憶設定されるので、一定電位の読出しパルスを印加する
ことにより、メモリ用薄膜トランジスタＭＴから記憶画
素信号に応じた電位の信号が読出される。

上記第２図及び第３図に示した回路は、書込み／読出し
時の各動作モードでの等価回路であるので、実際の回路
ではこの両方の回路を切換えて実現するが、この切換回
路を含めた１セル当たりの概略図を第４図に示す。同図
に示すようにフォトトランジスタＦＴは、ドレイン電極
りに動作電圧１／２Ｖｐが供給され、ソース電極Ｓが書
込み／読出し切換スイッチ３１及びプルダウン抵抗Ｒａ
を介して接地される。上記書込み／読出し切換スイッチ
３１は、書込み／読出し切換回路３３からの切換え信号
によりオン／オフ制御される。

そして、上記書込み／読出し切換スイッチ３１と抵抗Ｒ
ａとの接続点Ａに生じる光量に応じたパルス信号が各フ
レームメモリ１３１〜１３ｎにおける１ドツトの薄膜ト
ランジスタＭＴＩＩ−ＭＴｎｌのゲート電極に入力され
る。この薄膜トランジスタＭ　Ｔ　１１＝　Ｍ　Ｔ　ｎ
ｌのドレイン電極及びソース電極は、フレームメモリ選
択デコーダ３２に接続される。このフレームメモリ選択
デコーダ３２は、データ書込み時には切換えスイッチ１
２の操作に応じて薄膜トランジスタＭ　Ｔ　ｌｌ＝　Ｍ
　Ｔ　ｎｌを選択し、データ読出し時は切換えスイッチ
１４の操作に応じて薄膜トランジスタＭＴＩＩ〜ＭＴｎ
ｌを選択し、選択した薄膜メモリ素子ＭＴは選択ライン
３４を介して、また、非選択薄膜トランジスタＭＴは非
選択ライン３５を介して上記書込み／読出し切換回路３
３に接続する。この書込み／読出し切換回路３３は、選
択系３３ａ及び非選択系３３ｂからなり、選択系３３ａ
には書込み用のＨｉ、Ｌｏの端子にそれぞれｒ−１／２
ＶｐＪの電圧を供給し、読出し用のＨｉ端子にドレイン
電圧Ｖｄを供給してＬｏ端子から読出されるデータを選
択用薄膜トランジスタＳＴのドレイン電極に入力する。

この選択用薄膜トランジスタＳＴは、ゲート電極がアド
レスラインＡに接続され、ソース電極がデータラインＤ
に接続される。また、上記非選択系３３ｂにおいては、
書込み用Ｈｉ及びＬＯ端子を共に接地し、読出し用Ｈｉ
及びＬｏ端子を共にオープン状態に保持する。

上記の構成において、撮影時、つまり、データの書込み
モードにおいては、書込み／読出しｌ；／ｌｌ開回路３
３ら書込み／読出し切換スイッチ３１にオン指令が送ら
れ、この切換スイッチ３１がオン状態に保持される。こ
の状態でシャッタが操作されると、このシャッタ操作に
同期してフォトトランジスタＦＴのドレイン電極に１／
２Ｖｐのパルス信号が印加されると共に、ゲート電極に
読出しパルスが入力されてフォトトランジスタＦＴが動
作し、Ａ点に光量に応じたパルス信号が発生する。

また、上記シャッタ操作に同期して書込み／読出し切換
回路３３における選択系３３ａの書込み用Ｈｉ端子及び
Ｌｏ端子にｒ−１／２ＶｐＪのパルス信号が人力される
。従って、書込み／読出し切換回路３３からフレームメ
モリ選択デコーダ３２に対し、選択ライン３４を介して
書込み゛電圧ｒ−１／２ＶｐＪが送られると共に、非選
択ライン３５を介して書込み電圧として接地電位が送ら
れる。フレームメモリ選択デコーダ３２は、書込み／読
出し切換回路３３からの書込み電圧を切換えスイッチ１
２の指定に応じて薄膜トランジスタＭ　Ｔ　１１〜Ｍ　
Ｔ　ｎｌに出力する。例えば切換えスイッチ１２により
薄膜トランジスタＭＴＩＩが指定されているとすれば、
フレームメモリ選択デコーダ３２は、選択されている薄
膜トランジスタＭＴｌｌのドレイン電極及びソース電極
に書込み電圧ｒ−１／２ＶｐＪを与え、非選択の他の薄
膜トランジスタＭＴ２１−ＭＴｎｌのドレイン電極及び
ソース電極に接地電位を与える。従って、選択されてい
る薄膜トランジスタＭＴＩＩのゲートとソース・ドレイ
ンとの間に大きな電位差が発生し、薄膜トランジスタＭ
ＴＩＩに画素信号が書込まれる。他の非選択の薄膜トラ
ンジスタＭＴ２１−ＭＴｎｌには、ドレイン電極及びソ
ース電極には接地電位がＬｐえられるので、そのゲート
とソース・ドレインとの間の電位差は小さく、記憶デー
タは変化しない。

上記のようにして選択された薄膜トランジスタＭ’ｒｔ
ｔに画素信号が書込まれる。

一方、読出しモードが指定されると、書込み／読出し切
換回路３３から書込み／読出し切換スイッチ３１にオフ
信号が送られる。これにより切換スイッチ３１がオフし
、フォトトランジスタＦＴが薄膜トランジスタＭＴＩＩ
−ＭＴｎｌから切り離される。また、読出しモードでは
、書込み／読出し切換回路３３は、選択系３３ａの読出
し用Ｈｉ端子及びＬｏ端子を選択ライン３４に切換え接
続すると共に、非選択系３３ｂの読出し用Ｈｉ端子及び
Ｌｏ端子を非選択ライン３５に切換え接続する。

この結果、書込み／読出し切換回路３３内の選択系３３
ａの読出し用Ｈｉ端子に与えられる読出しパルス信号Ｖ
ｄが選択ライン３４を介してフレームメモリ選択デコー
ダ３２へ送られると共に、非選択ライン３５がオーブン
状態に保持される。フレームメモリ選択デコーダ３２は
、切換えスイッチ１４により選択指定された薄膜トラン
ジスタＭＴのドレイン電極に読出しパルスＶｄを与え、
非選択の薄膜トランジスタＭＴのドレイン電極及びソー
ス電極をオーブン状態に保持する。例えば切換えスイッ
チ１４により薄膜トランジスタＭＴＩＩが選択指定され
たとすると、この薄膜トランジスタＭＴＩＩのドレイン
電極に読出しパルスＶｄが与えられ、他の非選択の薄膜
トランジスタＭＴ２１〜Ｍ　Ｔ　ｎｌのドレイン電極及
びソース電極はオーブン状態に保持される。上記選択さ
れた薄膜トランジスタＭＴＩＩのドレイン電極に読出し
パルスＶｄが与えられことにより、ドレイン・ソース間
のチャンネル抵抗に応じた電位の信号が読出され、フレ
ームメモリ選択デコーダ３２から選択ライン３４を介し
て書込み／読出し切換回路３３へ送られる。この書込み
／続出し切換回路３３は、メモリ用薄膜トランジスタＭ
Ｔから読出されたデータを選択系３３ａの読出し用Ｌｏ
端子より選択用薄膜トランジスタＳＴに出力する。この
とき選択用薄膜トランジスタＳＴのゲートにアドレスラ
インＡよりパルス信号が与えられ、上記読出しデータが
ドレインラインＤに出力される。一方、上記非選択の薄
膜トランジスタＭＴ２１−ＭＴｎｌは、ドレイン電極及
びソース電極がオーブン状態に保持されるので、データ
の読出しは行なわれない。

上記実施例では、フォトトランジスタＦＴ及びメモリ素
子として通常のＦＥＴタイプのものを使用したが、第５
図及び第６図に示すような２つのゲートを備えた構造の
薄膜トランジスタを用いても良い。

第５図は２つのゲートを備えた構造のフォトトランジス
タＦＴの構成を示したもので、ここでは逆スタガー型の
薄膜トランジスタを利用したものを示している。同図に
おいて、４１はガラス等からなる絶縁基板、Ｇｌはこの
絶縁基板４１上に形成された下部ゲート電極、４２は上
記下部ゲート電極Ｇｌの上に基板４１のほぼ全面に亘っ
て形成された下部ゲート絶縁膜であり、例えばシリコン
原子Ｓｉと窒素原子Ｎとの組成比Ｓｔ／Ｎの値を化学量
論比（Ｓ　ｉ／Ｎ−０，７５）とほぼ同じ値に設定した
ＳｉＮ膜からなっている。又、４３は前記下部ゲート絶
縁膜４２の上に上記下部ゲート電極Ｇｌと対向させて形
成されたｌ型ａ−３ｉ（アモルファス・シリコン）から
なる半導体層、Ｓ、Ｄはこの半導体層４３の上に形成し
たソース。

ドレイン電極である。また、上記半導体層４３及びこれ
に接続されたソース、ドレイン電極Ｓ、　　Ｄの上には
、基板４１のほぼ全面に亘って上部ゲート絶縁膜４４が
形成されており、この上部ゲート絶縁膜４４の上には、
上記半導体層４３と対向する上部透明電極（上部ゲート
電極）ＧＡが形成されている。上記上部ゲート絶縁膜４
４は、例えばシリコン原子Ｓｔと窒素原子Ｎとの組成比
ＳＬ／Ｎ１７）値を化学量論比（Ｓｉ／Ｎ−０，７５）
とほぼ同じ値のＳｉＮ膜からなっている。

上記のように構成されたフォトトランジスタＦＴは、下
部ゲート電極Ｇｌ及びドレイン電極りに動作電圧を供給
すると、上部透明電極ＧＡへの入射光に応じてチャンネ
ル抵抗が変化し、このチャンネル抵抗に応じた信号がソ
ース電極Ｓから出力される。

第６図は第５図と同様に２つのゲートを備えた構造のメ
モリ用薄膜トランジスタＭＴの構成を示したものである
。この２つのゲートを備えた構造のメモリ用薄膜トラン
ジスタＭＴは、上記第５図に示したフォトトランジスタ
ＦＴにおいて、下部ゲート絶縁膜４２を電荷蓄積機能を
持つ絶縁膜、例えばシリコン原子Ｓｉと窒素原子Ｎとの
組成比Ｓ　ｉ　／　Ｎの値をｒＳ　ｉ／Ｎ−０，８５〜
１．１」に設定してヒステリシス特性を持たせると共に
、上部透明電極ＧＡに代えて上部ゲート電極Ｇ２を設け
たもので、その他は第５図の構成と同じである。

上記のように構成された２つのゲートを備えた構造のメ
モリ用薄膜トランジスタＭＴは、ゲート電極Ｇｌ、Ｇ２
のうち、電荷蓄積機能を持つ下部ゲート絶縁膜４２を介
して半導体層４３と対向する下部ゲート電極Ｇｌは書込
み／消去用電極とされ、電荷蓄積機能を持たない上部ゲ
ート絶縁膜４４を介して半導体層４３と対向する上部ゲ
ート電極Ｇ２は読出し用電極とされる。

即ち、上記２つのゲートを備えた構造のメモリ用薄膜ト
ランジスタＭＴを用いた場合、データの書込みは下部ゲ
ート電極Ｇｌを利用して行なわれ、記憶データの読出し
は上部ゲート電極Ｇ２を利用して行なわれる。従って、
このような構造のメモリ用薄膜トランジスタＭＴを用い
た読出し回路は、第７図に示すように選択用薄膜トラン
ジスタを用いずに構成される。すなわち、同図に示すよ
うにメモリ用薄膜トランジスタＭＴは、上部ゲート電極
Ｇ２がアドレスラインＡに、ソース電極がデータライン
Ｄに接続され、下部ゲート電極Ｇｌ及びドレイン電極り
が接地される。そして、アドレスラインＡに選択パルス
信号を与えると共にデータラインＡに読出しパルス信号
を与えることにより、メモリ用薄膜トランジスタＭＴの
チャンネル抵抗に応じた信号をデータラインＤを介して
取り出すことができる。

［発明の効果］以上詳記したように本発明によれば、薄膜トランジスタ
を用いて構成したフォトセンサアレイ及び、メモリ用薄
膜トランジスタにより構成した複数のフレームメモリを
設け、上記フォトセンサアレイから出力される画像情報
を上記複数のフレームメモリに順次選択的に記憶するよ
うにしたので、撮影した画像情報の読出しを待たずに次
の撮影を行なうことができ、高速撮影及び連続撮影が可
能になる。また、撮影した画像情報は、複数のフレーム
メモリに記憶されるので、撮影時には画像情報読出しの
ためのセンスアンプや、それ以降の周辺回路等が不要に
なる。

【図面の簡単な説明】

第１図ないし第７図は本発明の実施例を示すもので、第
１図は全体の概略構成を示すブロック図、第２図は撮影
時における画素１セル部分を取り出して示す等価回路図
、第３図は読出し時における画素ｌセル部分を取り出し
て示す等価回路図、第４図は撮影時の回路及び読出し時
の回路を切換えるための切換え回路を含む１セル当たり
の概略構成図、第５図は２つのゲートを備えた構造の薄
膜トランジスタによりフォトトランジスタを構成した例
を示す断面図、第６図は２つのゲートを備えた構造の薄
膜トランジスタによりメモリ用トランジスタを構成した
例を示す断面図、第７図は第６図のメモリ用トランジス
タを用いた場合の画素１セル当たりの等価回路図である
。１１・・・フォトセンサアレイ、１２．１４・・・切換
えスイッチ、１３．〜１３ｎ・・・フレームメモリ、１
５・・・順次読出し回路、１６・・・信号増札回路、１
７・・・画像メモリ、１８・・・表示部、１つ・・・外
部記憶装置、２１・・・端子、３１・・・書込み／読出
し切換スイッチ、３２・・・フレームメモリ選択デコー
ダ、３３・・・書込み／読出し切換回路、３３ａ・・・
選択系、３３ｂ・・・非選択系、３４・・・選択ライン
、３５・・・非選択ライン、４１・・・基板、Ｇ１・・
・下部ゲート電極、４２・・・下部ゲート絶縁膜、４３
・・・半導体層、４４・・・上部ゲート絶縁膜、ＧＡ・
・・上部透明電極、Ｇ２・・・上部ゲート電極、ＦＴ・
・・フォトトランジスタ、ＭＴ・・・メモリ用薄膜トラ
ンジスタ、ＳＴ・・・選択用薄膜トランジスタ、ＧＡ・
・・上部透明電極。

Claims

【特許請求の範囲】

薄膜トランジスタにより構成される複数のフォトトラン
ジスタをアレイ状に配置してなるフォトセンサアレイと
、メモリ用薄膜トランジスタにより構成され、上記フォ
トセンサアレイから出力されるフレーム単位の画像情報
を記憶する複数のフレームメモリと、この複数のフレー
ムメモリを選択的に上記フォトセンサアレイに切換え接
続するメモリ切換え手段とを具備したことを特徴とする
メモリ機能付フォトセンサ。