JPH06324914A - コンピュータの暴走検出方法 - Google Patents

Abstract

(57)【要約】 【目的】 ウオッチドッグタイマーを用いずにコンピュ
ータの暴走を検出する。 【構成】 プログラムメモリ４に格納されたプログラム
の複数カ所にチェックプログラム、すなわち、ＲＡＭ１
５の数値を読みだし、読み出した数値が一定順序の配列
になっているかの判定を行い、新たな数値を書き込むた
めのチェックプログラムを記載しておく。ＣＰＵ３がプ
ログラムメモリ４のプログラムを正常に実行すると、上
記チェックプログラムによりＲＡＭ１５には数値１から
順に２、３と書き込まれる。ＣＰＵ３はチェックプログ
ラムの判定処理で、ＲＡＭ１５の数値が昇順で規則正し
く変化していることを確認する。この規則性が崩れたこ
とを検出した場合にＣＰＵ３は自己が実行しているプロ
グラムに暴走が発生したと見なし、暴走に対処するプロ
グラムを起動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ、特に、
マイクロコンピュータに好適なコンピュータの暴走検出
方法に関する。

【０００２】

【従来の技術】従来、マイクロコンピュータを用いた装
置、たとえば、プログラマブルコントローラではマイク
ロコンピュータの暴走（プログラムの実行順序が不定に
なること）を検出する機能を搭載し、この暴走を検出し
て装置全体を停止する制御を行っている。マイクロコン
ピュータが暴走する原因は、プリント板のパターン短
絡、解放や部品のハンダ付け不良または外来ノイズ等が
要因となっている。マイクロコンピュータに限らずコン
ピュータ一般の暴走を検知する方法としては、ウオッチ
ドッグタイマーを用いる方法がよく知られている。すな
わちコンピュータ側からほぼ一定周期で、ウオッチドッ
グタイマーにリセット（計数値を初期化すること）をか
ける。このため、コンピュータが正常に作動している間
は、ウオッチドッグタイマーは、タイムアップすること
はない。しかしながら、何等かの原因でマイクロコンピ
ュータが暴走すると、ウオッチドッグタイマーのリセッ
ト周期が変化するので、ウオッチドッグタイマーがタイ
ムアップし、コンピュータの暴走が検知される。通常、
コンピュータ側でウオッチドッグタイマーをリセットす
るためには、図５に示すようなループプログラムでは実
行プログラム内の複数箇所に、リセット信号を発生する
プログラム（タイマーリフレッシュと表記）を予め挿入
しておく。

【０００３】

【発明が解決しようとする課題】しかしながら、タイマ
ーリフレッシュ用のプログラムの設置間隔は、このプロ
グラムの実行間隔時間がウオッチドッグタイマーのタイ
ムアップ時間以内となるように設置しなければならず、
被設置側のプログラム内容が制限を受けるという不具合
があった。また、図５の第３プログラムの終了後に暴走
が発生し、第６プログラムに実行プログラムが移行した
場合には従来方法ではウオッチドッグタイマーはタイム
アップせず、暴走を検知できないという不具合があっ
た。

【０００４】そこで、本発明の第１の目的は、上述の点
に鑑みて、ウオッチドッグタイマーを用いることなく非
同期でコンピュータの暴走を検出できるコンピュータの
暴走検出方法を提供することにある。

【０００５】本発明の第２の目的は、ウオッチドッグタ
イマーを用いる暴走検出方法の暴走検知精度をさらに向
上させるコンピュータの暴走検出方法を提供することに
ある。

【０００６】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、コンピュータのプログラ
ムの実行順序が暴走したことを検出するためのコンピュ
ータの暴走検出方法において、前記プログラム内の特定
の複数の位置およびそれら位置の前記コンピュータの実
行順序に対応させて、それぞれ異なる識別情報および当
該識別情報の接続順序を予め定めておき、前記コンピュ
ータが前記プログラムの実行を開始するときに、前記接
続順序において第１番目の識別情報を初期情報としてメ
モリに記憶しておき、前記コンピュータの前記プログラ
ムの実行位置が前記特定の複数の位置のいずれか１つの
特定位置に到達するごとに、前記コンピュータは前記メ
モリに記憶された識別情報と、当該特定位置に対応する
識別情報とが一致しているか否かの比較判定を行い、一
致判定が得られた場合は正常作動とみなして前記コンピ
ュータは現在の特定位置の次の接続順序にあたる特定位
置の識別情報を前記メモリに書き込みし、不一致判定が
得られた場合は前記コンピュータは暴走発生とみなすこ
とを特徴とする。

【０００７】請求項２の発明は、前記不一致判定が得ら
れた場合は前記コンピュータは、暴走発生に対処するた
めに予め定められたプログラムを起動することを特徴と
する。

【０００８】

【作用】請求項１の発明では、プログラムの実行順序が
正常の場合は、メモリに記憶される識別情報の順序は予
め定めた順序の通りとなるが、暴走が発生した場合は、
予め定めた順序とはならず、このことがコンピュータの
識別情報の比較判定により検出される。

【０００９】請求項２の発明では、暴走検出時に暴走に
対処するプログラムを起動、すなわちプログラムの読み
出し開始アドレスを設定することで、暴走中のコンピュ
ータでも、暴走異常を自動解除することができる。

【００１０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１１】＜第１実施例＞本発明を適用したプログラ
マブルコントローラシステムのシステム構成を図１に示
す。

【００１２】図１において、プログラマブルコントロー
ラ１内で用いられる１チップのマイクロコンピュータ２
は中央演算処理装置（ＣＰＵ）３、プログラムメモリ
４、ランダムアクセスメモリ（ＲＡＭ）５、入出力ポー
ト８、バス拡張バッファ１０を有している。なお、監視
用タイマー６は後述の第２実施例において用いられる。
これらの回路は内部バス９に共通接続されている。ＣＰ
Ｕ３はプログラムメモリ４内のシステムプログラムに従
ってシステムの制御を行う。プログラムメモリ４内に
は、ＣＰＵ３の実行するシステムプログラムの他、演算
に用いる固定情報を格納する。

【００１３】ＲＡＭ５にはＣＰＵ３に対する入出力情報
を一時記憶する。入出力ポート８は出力回路１１、入力
回路１２を介してプログラマブルコントローラシステム
１の制御の対象となる電子機器から入出力される情報を
ＣＰＵ３に転送する。バス拡張バッファ１０は装着の拡
張プログラムメモリ１３とＣＰＵ３との間で情報の転送
を行う。拡張プログラムメモリ１３はバス拡張バッファ
１０と外部バス１４により接続する。出力回路１１は制
御対象の電子機器へ送る情報信号をＣＰＵ３の処理可能
な制御信号から信号伝送に好適な信号形態に変換する。
入力回路１２は伝送信号を制御信号に変換する。ＣＰＵ
３は入力回路１２から入力された情報信号を用いて、電
子機器の制御内容を決定し、その動作を指示する動作制
御信号を出力回路１１を介してで電子機器に送信する。
ＲＡＭ１５は外部バス１４に接続された外付きのＲＡＭ
であり、ＣＰＵ３に対する入出力データを一時記憶する
他、本発明に関わる暴走監視に用いる数値形態の識別情
報を格納する。

【００１４】このような構成における、暴走検出処理を
図２のフローチャートを参照して説明する。図２のフロ
ーチャートが示すシステムプログラムの処理手順は実際
にはＣＰＵ３の実行可能なプログラム言語で記載されて
いるので、説明の都合上、図２では機能的に表現してい
る。このシステムプログラムは、電源投入時に実行する
第１プログラムと、以後、ループ処理により順次似繰り
返し実行する第２〜第１１プログラムで構成されてい
る。第２〜第１１プログラム内の任意のプログラム内の
複数の特定位置には本発明に関わる暴走検知用の５つの
チェックプログラムがそれぞれ設けられている。特定位
置に対応する識別情報およびその接続順序として数値１
→２→３→４→５→１の接続順序が予め定められてい
る。このチェックプログラムの記載位置はユーザの所望
の位置に設定すれば良く、なんらの制限を受けない。第
１プログラム〜第１０プログラムはプログラムメモリ４
に格納され、第１１プログラムは拡張プログラムメモリ
１３に格納されているものとする。

【００１５】第ｎ番目のチェックプログラムの内容を図
３に示す。このプログラムの処理内容は以下の通りであ
る。すなわち、ＲＡＭ１５の監視データに対する読み出
しアドレスを設定し、監視データを読み出す（Ｓ１
０）。読み出された監視データの示す数値と、上記接続
順序を示す数値としてチェックプログラム上で規定され
ている数値ｎが一致しているか否かの判定を行う（Ｓ２
０）。肯定（ＹＥＳ）判定が得られた場合は、数値ｎに
１を加えた値を新たな監視データ（請求項１の発明の現
在の特定位置の次の接続順序にあたる特定位置の識別情
報に対応）として書き込みアドレスを設定し、ＲＡＭ１
５に書き込む（Ｓ３０）。Ｓ２０の判定処理で否定（Ｎ
Ｏ）判定が得られた場合は、暴走発生と判断し、暴走に
対処する処理、たとえばシステム内の回路を停止、また
はリセットする処理へジャンプすることにより暴走に対
処するプログラムを起動する。

【００１６】このような制御手順をＣＰＵ３が正常に実
行している場合、ＣＰＵ３が第２プログラムの実行の際
に、第１回目のチェックプログラムの実行が行われる。
このとき、ＣＰＵ３はＲＡＭ１５から電源投入時にＣＰ
Ｕ３により初期化の数値１を読み出し、プログラム上で
定められている基準値１と比較する（図３のＳ１０〜Ｓ
２０）。比較判定の結果として一致判定が得られるの
で、ＣＰＵ３は正常作動と判断し、ＲＡＭ１５に次回の
判定に用いる数値２を格納する（図３のＳ３０）。この
ようにして、ＣＰＵ３はチェックプログラムにおいて正
常判定が得られる毎にＲＡＭ１５に格納する数値を１だ
け更新してゆく。またＳ２０の判定において用いられる
もう一方の基準値も１づつ変化するように定められてい
る。なお最終位置のチェックプログラムの時には、次回
の判定に用いる数値は、１に設定される。

【００１７】従って、ＣＰＵ３が正常作動している間
は、ＲＡＭ１５に更新的に格納される数値の順序は予め
定められた数値の順序、すなわち、１→２→３→４・・
・と変化していく。

【００１８】ＣＰＵ３が図５と同様に図２において暴走
して第３プログラムから第６プログラムに移行した場
合、第３チェックプログラムにおいてＲＡＭ１５の格納
値２（第１チェックプログラムにより設定された値）
と、第３チェックプログラムに割り当てた基準値３の比
較が行われる（図３のＳ２０）。この比較判定は不一致
となるので、ＣＰＵ３は暴走発生と判断（見なし）し、
異常に対処する処理に移行する。

【００１９】＜第２実施例＞第１実施例は、チェックプ
ログラムが記載された位置に割り当てた基準値と、前回
のチェックプログラムにより設定された判定用数値を比
較することにより暴走チェックを行い、そのためのチェ
ックプログラムをメインプログラム上の任意の位置に置
くことができるようにした例である。この例では、プロ
グラムの実行が停止した場合にはその異常を検知できな
い。そこで、停止異常を検出できるように従来のウオッ
チドッグタイマー方式と併用するようにした第２実施例
を次に説明する。第２実施例では、図１の監視用タイマ
ー６が設けられており、カウントアップ信号７がＣＰＵ
３の割り込み入力端子（マスクできない最優先の割り込
み入力端子）に入力される。またＣＰＵ３の実行するチ
ェックプログラムを図４に示す。このチェックプログラ
ムの実行間隔はタイマー６のカウントアップ時間よりも
小さい時間となるようにその記載位置を定める。図４の
チェックプログラムは図３のチェックプログラムにタイ
マーリフレッシュ処理（図４のＳ４０）を加えた例であ
る。この例では、数値比較により正常が確認されると、
タイマー６のリフレッシュ、すなわち、計数値の初期化
が行われる。また、タイマー６がカウントアップした場
合にはカウントアップ信号の割り込み入力により異常処
理用プログラムが起動される。第２実施例ではチェック
プログラムの全てにタイマーリフレッシュ処理を記載し
ているが、タイマー６のカウントアップ時間を長く取れ
ば、このカウントアップ時間に対応させてタイマーリフ
レッシュ処理を行うチェクプログラムを適宜選択する。
このようなチェックプログラムを用いると、ＣＰＵ３の
異常停止、たとえばループ処理が発生するような状態に
なると、タイマー６により異常が検知される。

【００２０】以上述べた第１、第２実施例の他、次の例
を実施できる。

【００２１】１）プログラムの実行順序を確認するため
に用いるプログラムの実行順序を表す識別情報には数値
の他、文字、たとえば、Ａ、Ｂ、Ｃのような英文字の列
を用いることができる。また、メインプログラム中のプ
ログラムの実行アドレスをも識別情報として用いること
ができる。

【００２２】２）第１実施例においてチェックプログラ
ムに割り当てた基準値を、図１のＲＡＭ５に予め記憶さ
せて置くこともできる。この例はメインプログラムの長
さが変化し、チェックプログラムを増減する場合に好適
である。

【００２３】３）チェックプログラムが数値を書き込む
メモリ（ＲＡＭ１５）が異常となり記憶データが不定と
なった場合にも本例では、チェックプログラムの数値比
較処理で不一致判定が得られるので、メモリ異常を検知
できる。

【００２４】

【発明の効果】以上、説明したように、本発明によれ
ば、プログラムの実行順序そのものを監視するので、ウ
オッチドッグタイマーを用いる必要はない。このため暴
走検知用プログラムの記載位置を任意とすることができ
るほか、装置の小型化に寄与することができる。また、
ウオッチドッグタイマー方法を併用することにより、暴
走検知精度が更に向上する。

【図面の簡単な説明】

【図１】本発明実施例の回路構成を示す説明図である。

【図２】第１実施例の処理手順を示すフローチャートで
ある。

【図３】第１実施例の暴走検知処理手順を示すフローチ
ャートである。

【図４】第２実施例の暴走検知処理手順を示すフローチ
ャートである。

【図５】暴走手順を示すフローチャートである。

【符号の説明】

３ ＣＰＵ ４ プログラムメモリ ５，１５ ＲＡＭ ６ （監視用）タイマー

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コンピュータのプログラムの実行順序が
   暴走したことを検出するためのコンピュータの暴走検出
   方法において、 前記プログラム内の特定の複数の位置およびそれら位置
   の前記コンピュータの実行順序に対応させて、それぞれ
   異なる識別情報および当該識別情報の接続順序を予め定
   めておき、 前記コンピュータが前記プログラムの実行を開始すると
   きに、前記接続順序において第１番目の識別情報を初期
   情報としてメモリに記憶しておき、 前記コンピュータの前記プログラムの実行位置が前記特
   定の複数の位置のいずれか１つの特定位置に到達するご
   とに、前記コンピュータは前記メモリに記憶された識別
   情報と、当該特定位置に対応する識別情報とが一致して
   いるか否かの比較判定を行い、 一致判定が得られた場合は正常作動とみなして前記コン
   ピュータは現在の特定位置の次の接続順序にあたる特定
   位置の識別情報を前記メモリに書き込みし、 不一致判定が得られた場合は前記コンピュータは暴走発
   生とみなすことを特徴とするコンピュータの暴走検出方
   法。
2. 【請求項２】 前記不一致判定が得られた場合は前記コ
   ンピュータは、暴走発生に対処するために予め定められ
   たプログラムを実行することを特徴とする請求項１に記
   載のコンピュータの暴走検出方法。