JPH0363811B2 - - Google Patents
Info
- Publication number
- JPH0363811B2 JPH0363811B2 JP3712984A JP3712984A JPH0363811B2 JP H0363811 B2 JPH0363811 B2 JP H0363811B2 JP 3712984 A JP3712984 A JP 3712984A JP 3712984 A JP3712984 A JP 3712984A JP H0363811 B2 JPH0363811 B2 JP H0363811B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- substrate
- area
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体ペレツトのインナーボンデイン
グパツドとリードフレームとをワイヤボンデイン
グする方法に関する。
グパツドとリードフレームとをワイヤボンデイン
グする方法に関する。
［背景技術の問題点］
従来から、第１図に示すように、基板１上にダ
イボンドされた半導体ペレツト２の内部および表
面部に形成された回路部（図示を省略）と、前記
基板１上に形成された導体パターンとを電気的に
接続する場合には、前記半導体ペレツト２上に設
けられた前記回路部の端子である多数のボンデイ
ングパツド３ａ，３ｂ…とこれらに対応する導体
パターンの端子であるリードフレーム４ａ，４ｂ
…とを、自動ボンデイング装置を用いて金線等の
ボンデイングワイヤ５ａ，…によりそれぞれ電気
的に接続する方法がとられている。
イボンドされた半導体ペレツト２の内部および表
面部に形成された回路部（図示を省略）と、前記
基板１上に形成された導体パターンとを電気的に
接続する場合には、前記半導体ペレツト２上に設
けられた前記回路部の端子である多数のボンデイ
ングパツド３ａ，３ｂ…とこれらに対応する導体
パターンの端子であるリードフレーム４ａ，４ｂ
…とを、自動ボンデイング装置を用いて金線等の
ボンデイングワイヤ５ａ，…によりそれぞれ電気
的に接続する方法がとられている。
［背景技術の問題点］
一般に、半導体ペレツト２のボンデイングパツ
ド３ａ，３ｂ…は半導体ペレツト２の辺に沿つて
設けられ、かつリードフレーム４ａ，４ｂ…も半
導体ペレツト２の辺に沿つて基板１上に設けられ
ている。
ド３ａ，３ｂ…は半導体ペレツト２の辺に沿つて
設けられ、かつリードフレーム４ａ，４ｂ…も半
導体ペレツト２の辺に沿つて基板１上に設けられ
ている。
このため、ボンデイング操作を、半導体ペレツ
ト２の一つの辺２ａに沿つて設けられたボンデイ
ングパツド３ａの列からこれと隣接する半導体ペ
レツト２の他の辺２ｂに沿つて設けられたボンデ
イングパツド３ｂの列に移す場合には、次の辺に
移つて最初のボンデイング操作におけるボンデイ
ングワイヤ５b1のたるみ（ループ）の方向が不安
定になり、ボンデイングパツド４ｂの間隔が狭い
場合には、隣接するボンデイングワイヤ５b1，５
b2どうしの接触が生じてしまうという難点があつ
た。
ト２の一つの辺２ａに沿つて設けられたボンデイ
ングパツド３ａの列からこれと隣接する半導体ペ
レツト２の他の辺２ｂに沿つて設けられたボンデ
イングパツド３ｂの列に移す場合には、次の辺に
移つて最初のボンデイング操作におけるボンデイ
ングワイヤ５b1のたるみ（ループ）の方向が不安
定になり、ボンデイングパツド４ｂの間隔が狭い
場合には、隣接するボンデイングワイヤ５b1，５
b2どうしの接触が生じてしまうという難点があつ
た。
すなわち、半導体ペレツト２の一つの辺２ａに
沿つて配列されたボンデイングパツド３ａ群と、
この辺２ａに沿つて配列されたリードフレーム４
ａ群とをワイヤボンドしている間は、ボンデイン
グワイヤ５ａはほぼ180゜異なる方向に交互に屈曲
されているので、ボンデイングワイヤのたるみの
方向は常に基板とほぼ直角の方向となり、横方向
にたるみが生じるようなことはない。
沿つて配列されたボンデイングパツド３ａ群と、
この辺２ａに沿つて配列されたリードフレーム４
ａ群とをワイヤボンドしている間は、ボンデイン
グワイヤ５ａはほぼ180゜異なる方向に交互に屈曲
されているので、ボンデイングワイヤのたるみの
方向は常に基板とほぼ直角の方向となり、横方向
にたるみが生じるようなことはない。
しかしながら、半導体ペレツト２の一つの辺２
ａに沿うボンデイングパツド３ａ群とリードフレ
ーム４ａ群間のボンデイング操作から、これと隣
接する辺２ｂに沿うボンデイングパツド３ｂ群と
リードフレーム４ｂ群間のボンデイング操作に移
る場合には、前の辺２ａにおけるボンデイング操
作により生じた曲がりぐせがボンデイングワイヤ
に残つているため、次の辺２ｂに移つて最初のボ
ンデイング操作の際に、この曲がりぐせがボンデ
イングワイヤ５b1に横方向の曲がり成分として現
われ、次にボンデイングされたボンデイングワイ
ヤ５b2と接触して不良となることがあつた。
ａに沿うボンデイングパツド３ａ群とリードフレ
ーム４ａ群間のボンデイング操作から、これと隣
接する辺２ｂに沿うボンデイングパツド３ｂ群と
リードフレーム４ｂ群間のボンデイング操作に移
る場合には、前の辺２ａにおけるボンデイング操
作により生じた曲がりぐせがボンデイングワイヤ
に残つているため、次の辺２ｂに移つて最初のボ
ンデイング操作の際に、この曲がりぐせがボンデ
イングワイヤ５b1に横方向の曲がり成分として現
われ、次にボンデイングされたボンデイングワイ
ヤ５b2と接触して不良となることがあつた。
［発明の目的］
本発明はこのような問題点を解決するためにな
されたもので、常にたるみの方向を基板面に対し
て直行させることにより、常に隣接するボンデイ
ングワイヤ相互の接触のおそれのない、ボンデイ
ング方法を提供することを目的とする。
されたもので、常にたるみの方向を基板面に対し
て直行させることにより、常に隣接するボンデイ
ングワイヤ相互の接触のおそれのない、ボンデイ
ング方法を提供することを目的とする。
［発明の概要］
すなわち本発明のワイヤボンデイング方法は、
基板上の所定の位置に半導体ペレツトをダイボン
ドし、この半導体ペレツトに設けた多数のボンデ
イングパツドと前記基板上にこれらと対応させて
設けたリードフレームとをボンデイングワイヤを
用いてそれぞれ電気的に接続するワイヤボンデイ
ング方法において、前記基板上またはその近傍に
ワイヤボンド操作可能な電気的に独立したエリア
を設けておき、所定の方向にボンデイング操作を
行ない次いで異なる方向にボンデイング操作を行
なうにあたり、予め前記エリア内において新たに
ボンデイングすべき方向にワイヤボンデイング操
作を行なつた後、次のワイヤボンデイングを行な
うことを特徴としている。
基板上の所定の位置に半導体ペレツトをダイボン
ドし、この半導体ペレツトに設けた多数のボンデ
イングパツドと前記基板上にこれらと対応させて
設けたリードフレームとをボンデイングワイヤを
用いてそれぞれ電気的に接続するワイヤボンデイ
ング方法において、前記基板上またはその近傍に
ワイヤボンド操作可能な電気的に独立したエリア
を設けておき、所定の方向にボンデイング操作を
行ない次いで異なる方向にボンデイング操作を行
なうにあたり、予め前記エリア内において新たに
ボンデイングすべき方向にワイヤボンデイング操
作を行なつた後、次のワイヤボンデイングを行な
うことを特徴としている。
［発明の実施例］
以下本発明を第２図に示す一実施例について説
明する。なお第２図において、第１図と共通する
部分には同一符号を付してある。
明する。なお第２図において、第１図と共通する
部分には同一符号を付してある。
この実施例のワイヤボンデイング方法に用いる
基板１上には、同図に示すように予め半導体チツ
プ２の辺２ｂと平行にリードフレーム４ａ，４ｂ
と同材質の矩形の金属箔、例えば銅箔からなる電
気的に独立したエリア６が設けられている。
基板１上には、同図に示すように予め半導体チツ
プ２の辺２ｂと平行にリードフレーム４ａ，４ｂ
と同材質の矩形の金属箔、例えば銅箔からなる電
気的に独立したエリア６が設けられている。
このエリア６は、リードフレーム４ａ，４ｂの
形成時に同時に金属箔を基板１上へ接合させて形
成するようにしてもよく、接着剤を用いて事後的
に設けるようにしてもよい。また必要に応じて、
めつき、蒸着等の手段により形成させてもよい。
形成時に同時に金属箔を基板１上へ接合させて形
成するようにしてもよく、接着剤を用いて事後的
に設けるようにしてもよい。また必要に応じて、
めつき、蒸着等の手段により形成させてもよい。
またこのエリア６の幅および長さは、ボンデイ
ングワイヤの張り方向が変る側のボンデイング操
作、すなわちボンデイングパツド３ｂ、リードフ
レーム４ｂ間のボンデイング操作が充分行なうこ
とができる範囲であればよい。
ングワイヤの張り方向が変る側のボンデイング操
作、すなわちボンデイングパツド３ｂ、リードフ
レーム４ｂ間のボンデイング操作が充分行なうこ
とができる範囲であればよい。
したがつてこのエリア６は、１個のみで形成さ
れていてもよく、ボンデイングパツド３ｂとリー
ドフレーム４ｂと同サイズのもの１組を対にして
形成するようにしてもよい。
れていてもよく、ボンデイングパツド３ｂとリー
ドフレーム４ｂと同サイズのもの１組を対にして
形成するようにしてもよい。
さらにこのエリア６は、半導体ペレツト２の４
辺にそれぞれボンデイングパツドが設けられてい
る場合には、張り方向が変る次の辺のボンデイン
グ方向に対応させて、各辺毎に別々に設けておい
てもよく、また共通に使用し得る大きさのエリア
を１個設けておくようにしてもよい。
辺にそれぞれボンデイングパツドが設けられてい
る場合には、張り方向が変る次の辺のボンデイン
グ方向に対応させて、各辺毎に別々に設けておい
てもよく、また共通に使用し得る大きさのエリア
を１個設けておくようにしてもよい。
この実施例のボンデイング方法は、第２図に示
した基板１を用いて次のように行なわれる。
した基板１を用いて次のように行なわれる。
まず、第２図に示すように、半導体チツプ２の
辺２ａに沿つて、常法によりボンデイングワイヤ
５ａを用いてボンデイングパツド３ａ群とリード
フレーム４ａ群間のボンデイング操作が行なわれ
る。
辺２ａに沿つて、常法によりボンデイングワイヤ
５ａを用いてボンデイングパツド３ａ群とリード
フレーム４ａ群間のボンデイング操作が行なわれ
る。
しかして辺２ａに沿う最後のボンデイングパツ
ド３ａとリードフレーム４ａとのボンデイング操
作を終了した後、キヤピラリー（図示せず）のボ
ンデイング操作の方向を、辺２ｂに沿うボンデイ
ングパツド３ｂとリードフレーム４ｂ間のボンデ
イング操作方向に変更して、エリア６内で一回ま
たは必要に応じて複数回のボンデイング操作を行
なう。
ド３ａとリードフレーム４ａとのボンデイング操
作を終了した後、キヤピラリー（図示せず）のボ
ンデイング操作の方向を、辺２ｂに沿うボンデイ
ングパツド３ｂとリードフレーム４ｂ間のボンデ
イング操作方向に変更して、エリア６内で一回ま
たは必要に応じて複数回のボンデイング操作を行
なう。
この操作により、エリア６内にボンデイングさ
れたボンデイングワイヤ５ｎがワイヤボンドされ
るが、このときボンデイングワイヤ５ｎには、辺
２ａに沿うボンデイング操作による曲がりぐせの
影響を受けて横方向に曲がりのあるたるみが形成
される。一方、これによつてキヤピラリー内のボ
ンデイングワイヤには、エリア６内におけるボン
デイング操作により、辺２ｂに沿うボンデイング
操作により形成される曲がりぐせと同方向の曲が
りぐせが形成される。
れたボンデイングワイヤ５ｎがワイヤボンドされ
るが、このときボンデイングワイヤ５ｎには、辺
２ａに沿うボンデイング操作による曲がりぐせの
影響を受けて横方向に曲がりのあるたるみが形成
される。一方、これによつてキヤピラリー内のボ
ンデイングワイヤには、エリア６内におけるボン
デイング操作により、辺２ｂに沿うボンデイング
操作により形成される曲がりぐせと同方向の曲が
りぐせが形成される。
この後、辺２ｂに沿つてボンデイングパツド３
ｂ、リードフレーム４ｂ間のワイヤボンデイング
が行なわれるが、このときすでにボンデイングワ
イヤ５b1には、エリア６内におけるボンデイング
操作により辺２ｂ側のボンデイング操作により生
ずる曲がりぐせと同方向の曲がりぐせが形成され
ているので、辺２ｂに沿うボンデイングパツド３
ｂとリードフレーム４ｂとは基板１の面に直交す
る方向のたるみが形成される。したがつてボンデ
イングワイヤ５b1とこれに隣接するボンデインク
ワイヤ５b2とが接触するようなことはなくなる。
ｂ、リードフレーム４ｂ間のワイヤボンデイング
が行なわれるが、このときすでにボンデイングワ
イヤ５b1には、エリア６内におけるボンデイング
操作により辺２ｂ側のボンデイング操作により生
ずる曲がりぐせと同方向の曲がりぐせが形成され
ているので、辺２ｂに沿うボンデイングパツド３
ｂとリードフレーム４ｂとは基板１の面に直交す
る方向のたるみが形成される。したがつてボンデ
イングワイヤ５b1とこれに隣接するボンデインク
ワイヤ５b2とが接触するようなことはなくなる。
なおエリア６は、全てのボンデイング操作が終
了した後、除去してもよく、またそのまま残して
おいてもよい。
了した後、除去してもよく、またそのまま残して
おいてもよい。
また以上の実施例では、エリア６を基板１上に
設けた例について説明したが本発明はこのような
実施例に限定されるものではなく、エリア６を基
板外に設けるようにしてもよい。
設けた例について説明したが本発明はこのような
実施例に限定されるものではなく、エリア６を基
板外に設けるようにしてもよい。
［発明の効果］
以上の記載から明らかなように本発明によれ
ば、ボンデイングワイヤのたるみは、常に基板の
表面と直交する方向にのみ生ずるので、隣接する
ボンデイングワイヤどうしが接触するおそれはな
くなり、製品歩留りが飛躍的に向上する。
ば、ボンデイングワイヤのたるみは、常に基板の
表面と直交する方向にのみ生ずるので、隣接する
ボンデイングワイヤどうしが接触するおそれはな
くなり、製品歩留りが飛躍的に向上する。
第１図は従来のワイヤボンデイング方法を説明
するための平面図、第２図は本発明のワイヤボン
デイング方法を説明するための平面図である。 １……基板、２……半導体ペレツト、３ａ，３
ｂ……ボンデイングパツド、４ａ，４ｂ……リー
ドフレーム、５，５ａ，５b1，５b2，５ｎ……ボ
ンデイングワイヤ、６……基板外のエリア。
するための平面図、第２図は本発明のワイヤボン
デイング方法を説明するための平面図である。 １……基板、２……半導体ペレツト、３ａ，３
ｂ……ボンデイングパツド、４ａ，４ｂ……リー
ドフレーム、５，５ａ，５b1，５b2，５ｎ……ボ
ンデイングワイヤ、６……基板外のエリア。
Claims (1)
- １ 基板上の所定の位置に半導体ペレツトをダイ
ボンドし、この半導体ペレツトに設けた多数のボ
ンデイングパツドと前記基板上にこれらと対応さ
せて設けたリードフレームとをボンデイングワイ
ヤを用いてそれぞれ電気的に接続するワイヤボン
デイング方法において、前記基板上またはその近
傍にワイヤボンド操作可能な電気的に独立したエ
リアを設けておき、所定の方向にボンデイング操
作を行ない次いで異なる方向にボンデイング操作
を行なうにあたり、予め前記エリア内において新
たにボンデイングすべき方向にワイヤボンデイン
グ操作を行なつた後、次のワイヤボンデイングを
行なうことを特徴とするワイヤボンデイング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037129A JPS60182147A (ja) | 1984-02-28 | 1984-02-28 | ワイヤボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037129A JPS60182147A (ja) | 1984-02-28 | 1984-02-28 | ワイヤボンデイング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182147A JPS60182147A (ja) | 1985-09-17 |
| JPH0363811B2 true JPH0363811B2 (ja) | 1991-10-02 |
Family
ID=12488998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037129A Granted JPS60182147A (ja) | 1984-02-28 | 1984-02-28 | ワイヤボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182147A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5700482B2 (ja) * | 2012-11-16 | 2015-04-15 | 株式会社新川 | ワイヤボンディング装置及び半導体装置の製造方法 |
-
1984
- 1984-02-28 JP JP59037129A patent/JPS60182147A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182147A (ja) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917112B2 (ja) | 半導体装置 | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| US4801997A (en) | High packing density lead frame and integrated circuit | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| US8835225B2 (en) | Method for fabricating quad flat non-leaded semiconductor package | |
| US8395246B2 (en) | Two-sided die in a four-sided leadframe based package | |
| JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| US5270570A (en) | Lead frame for a multiplicity of terminals | |
| JPH0363811B2 (ja) | ||
| US5466967A (en) | Lead frame for a multiplicity of terminals | |
| CA2000338A1 (en) | Lead frame for a multiplicity of terminals | |
| JP4764608B2 (ja) | 半導体装置 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH02198147A (ja) | Ｉｃパッケージ | |
| JPS63164226A (ja) | テ−プキヤリア素子の製造方法 | |
| JP2001044351A (ja) | 半導体装置およびその製造方法 | |
| JPH03245560A (ja) | リードフレーム | |
| JPH01245534A (ja) | 半導体装置 |