JPH0363854A - データプロテクト回路 - Google Patents
データプロテクト回路Info
- Publication number
- JPH0363854A JPH0363854A JP1201617A JP20161789A JPH0363854A JP H0363854 A JPH0363854 A JP H0363854A JP 1201617 A JP1201617 A JP 1201617A JP 20161789 A JP20161789 A JP 20161789A JP H0363854 A JPH0363854 A JP H0363854A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- read
- processor
- software
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にデータをプロテクト
する方式に関する。
する方式に関する。
情報処理装置においては、装置の識別番号をＲＯＭ（Ｒ
ｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）にもたせている
ものがある、これは有償ソフトウェアの不正コピーを行
わさないための手段に用いている。その方法は有償ソフ
トウェアにも装置の番号を保持させ、そのソフトウェア
をロードしたときにそのソフトウェア側で保持した装置
番号と装置のＲＯＭに入っている識別番号とを比較する
。
ｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）にもたせている
ものがある、これは有償ソフトウェアの不正コピーを行
わさないための手段に用いている。その方法は有償ソフ
トウェアにも装置の番号を保持させ、そのソフトウェア
をロードしたときにそのソフトウェア側で保持した装置
番号と装置のＲＯＭに入っている識別番号とを比較する
。
そして、もし一致していればその有償ソフトウェアは対
応する装置上での実行なので、実行に移る。もし一致し
ていなければ不正に有償ソフトウェアをコピーして他の
装置上で実行させようとしたので、実行に移らず、「こ
の装置では実行できません、」等の警告を出力して終了
する。
応する装置上での実行なので、実行に移る。もし一致し
ていなければ不正に有償ソフトウェアをコピーして他の
装置上で実行させようとしたので、実行に移らず、「こ
の装置では実行できません、」等の警告を出力して終了
する。
このように装置の識別番号はソフトウェアの著作権保護
上重要な情報であるが、従来の技術ではハードウェアと
しては単にＲＯＭにその識別番号を記憶させているだけ
であった。
上重要な情報であるが、従来の技術ではハードウェアと
しては単にＲＯＭにその識別番号を記憶させているだけ
であった。
上述した従来の識別情報を単にＲＯＭに持たせる方式で
は、ユーザがＲＯＭの内容を読みだそうと思えばメモリ
ロードの命令で読出し可能なので識別情報をプロテクト
するには不十分であり、識別情報をユーザが知ることに
より悪用される危険があった。
は、ユーザがＲＯＭの内容を読みだそうと思えばメモリ
ロードの命令で読出し可能なので識別情報をプロテクト
するには不十分であり、識別情報をユーザが知ることに
より悪用される危険があった。
本発明の目的はユーザが上記のように容易には情報を読
みだせないようなデータプロテクトの手段を提供するこ
とである。
みだせないようなデータプロテクトの手段を提供するこ
とである。
本発明のデータプロテクト回路は、プロテクトするデー
タを保持する記憶手段と、その記憶手段をプロセッサか
らアクセス可能にするアドレスデコード手段と、プロテ
クトするデータを保持する記憶手段をプロセッサから一
度アクセスするとリセットしない限り再度アクセスする
ことはできないようにする制御手段とを有する。
タを保持する記憶手段と、その記憶手段をプロセッサか
らアクセス可能にするアドレスデコード手段と、プロテ
クトするデータを保持する記憶手段をプロセッサから一
度アクセスするとリセットしない限り再度アクセスする
ことはできないようにする制御手段とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。同
図において、データプロテクト回路は、プロセッサ１０
１と、プロテクトするデータを保持するＲＯＭ１０２と
、プロセッサ１０１からＲＯＭ １０２をアクセスする
ためのデコーダ１０３と、−度プロセッサ１０１からＲ
ＯＭ １０２をアクセスするとリセットしない限り再度
ＲＯＭ１０２をアクセスできないようにする制御ロジッ
ク、すなわちフリップフロップ１０４と論理和１０５か
らなる。
図において、データプロテクト回路は、プロセッサ１０
１と、プロテクトするデータを保持するＲＯＭ１０２と
、プロセッサ１０１からＲＯＭ １０２をアクセスする
ためのデコーダ１０３と、−度プロセッサ１０１からＲ
ＯＭ １０２をアクセスするとリセットしない限り再度
ＲＯＭ１０２をアクセスできないようにする制御ロジッ
ク、すなわちフリップフロップ１０４と論理和１０５か
らなる。
これらを結ぶ信号線は、
１０６ リセット信号（０）のときリセット）フリッ
プフロック１０４をリセットす る。
プフロック１０４をリセットす る。
１０７ アドレスバス
１０８ データバス
１０９ ＡＳ（アドレスストローブ、Ｏのときアドレ
スバス有効） １１０ Ｒ／Ｗ（リードのとき１、ライトのとき０） １１１ その他の制御線りここでは特に言及しない、
プロセッサへのアクルッジ信 号等、〉 １１２ ＲＯＭ１０２をセレクトする信号（Ｏのとき
セレクト、） １１３ セレクト信号をマスクする信号１１４ セレク
ト信号１１２とマスク信号１１３の論理和で、ＲＯＭ
１０２のセレクト信号の入力信号 １１５ フリップフロップ１０４のデータインプット（
つねに１） である。
スバス有効） １１０ Ｒ／Ｗ（リードのとき１、ライトのとき０） １１１ その他の制御線りここでは特に言及しない、
プロセッサへのアクルッジ信 号等、〉 １１２ ＲＯＭ１０２をセレクトする信号（Ｏのとき
セレクト、） １１３ セレクト信号をマスクする信号１１４ セレク
ト信号１１２とマスク信号１１３の論理和で、ＲＯＭ
１０２のセレクト信号の入力信号 １１５ フリップフロップ１０４のデータインプット（
つねに１） である。
次に、このように構成されたデータプロテクト回路の動
作について説明する。
作について説明する。
リセットされた直後の状態ではフリップフロップ１０４
の出力１１３は０であり、デコーダｌＯ３の出力１１２
はマスクされない、したがってプロセッサ１０１がＲＯ
Ｍ１０２をアクセスすることが可能になっている。すな
わちプロセッサ１０１がＲＯＭ １０２をリードすると
き、デコーダ１０３の出力１１２はＯすなわちセレクト
となる。フリップフロップ１０４の出力１１３もＯなの
で論理和１０５の出力１１４はＯになりＲＯＭ１０２が
セレクトされる。したがってＲＯＭＩＯ２の内容〈プロ
テクトデータ〉をプロセッサ１０１は読むことができる
。
の出力１１３は０であり、デコーダｌＯ３の出力１１２
はマスクされない、したがってプロセッサ１０１がＲＯ
Ｍ１０２をアクセスすることが可能になっている。すな
わちプロセッサ１０１がＲＯＭ １０２をリードすると
き、デコーダ１０３の出力１１２はＯすなわちセレクト
となる。フリップフロップ１０４の出力１１３もＯなの
で論理和１０５の出力１１４はＯになりＲＯＭ１０２が
セレクトされる。したがってＲＯＭＩＯ２の内容〈プロ
テクトデータ〉をプロセッサ１０１は読むことができる
。
このリードサイクルの終了時にデコーダ１０３の出力１
１２が０から１に変わる。これがフリップフロップ１０
４のクロック（ＣＫ）に入力されることにより、フリッ
プフロップの出力１１３は０から１になる。したがって
、このリードサイクルが終了した後はプロセッサ１０１
がＲＯＭ １０２をリードしようとしてもデコーダ１０
３の出力を出力１１３がマスクしてしまうので、ＲＯＭ
１０２はセレクトされない、すなわちＲＯＭ１０２の
内容は読めなくなる。
１２が０から１に変わる。これがフリップフロップ１０
４のクロック（ＣＫ）に入力されることにより、フリッ
プフロップの出力１１３は０から１になる。したがって
、このリードサイクルが終了した後はプロセッサ１０１
がＲＯＭ １０２をリードしようとしてもデコーダ１０
３の出力を出力１１３がマスクしてしまうので、ＲＯＭ
１０２はセレクトされない、すなわちＲＯＭ１０２の
内容は読めなくなる。
このようなハードウェア機構を設けることにより、シス
テム立上げ時に一度ＲＯＭ１０２の内容（装置番号〉を
読み、それ以後はソフトウェアからＲＯＭ １０２の内
容を読めなくする（データをプロテクトする）ことがで
きる。
テム立上げ時に一度ＲＯＭ１０２の内容（装置番号〉を
読み、それ以後はソフトウェアからＲＯＭ １０２の内
容を読めなくする（データをプロテクトする）ことがで
きる。
有償ソフトウェアを実行するときには、立上げ時に読ん
だ装置番号と有償ソフトウェアで保持している装置番号
を比較し、等しければ実行し、等しくなければ実行しな
いようにする。
だ装置番号と有償ソフトウェアで保持している装置番号
を比較し、等しければ実行し、等しくなければ実行しな
いようにする。
なお、ＲＯＭ １０２はリセットすればまたプロセッサ
からり−ド（１回だけ〉することができる。
からり−ド（１回だけ〉することができる。
以上説明したように本発明は、−度プロテクトデータを
リードするとリセットしない限りプロテクトデータを保
持するＲＯＭにセレクト信号がいかないように制御する
ことにより、一般ユーザには知られたくない情報をプロ
テクトすることができる。
リードするとリセットしない限りプロテクトデータを保
持するＲＯＭにセレクト信号がいかないように制御する
ことにより、一般ユーザには知られたくない情報をプロ
テクトすることができる。
第１図は本発明−のデータプロテクト回路の一実施例を
示すブロック図である。 １０１・・・プロセッサ、１０２・・・プロテクトする
データを保持するＲＯＭ、１０３・・・デコーダ、１０
４・・・フリップフロップ、１０５・・・論理和。
示すブロック図である。 １０１・・・プロセッサ、１０２・・・プロテクトする
データを保持するＲＯＭ、１０３・・・デコーダ、１０
４・・・フリップフロップ、１０５・・・論理和。
Claims (1)
- プロテクトするデータを保持する記憶手段と、その記憶
手段をプロセッサからアクセス可能にするアドレスデコ
ード手段と、プロテクトするデータを保持する記憶手段
をプロセッサから一度アクセスするとリセットしない限
り再度アクセスすることはできないようにする制御手段
とを有するデータプロテクト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201617A JPH0363854A (ja) | 1989-08-02 | 1989-08-02 | データプロテクト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201617A JPH0363854A (ja) | 1989-08-02 | 1989-08-02 | データプロテクト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363854A true JPH0363854A (ja) | 1991-03-19 |
Family
ID=16444030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201617A Pending JPH0363854A (ja) | 1989-08-02 | 1989-08-02 | データプロテクト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363854A (ja) |
-
1989
- 1989-08-02 JP JP1201617A patent/JPH0363854A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710671B2 (ja) | １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法 | |
| JP2788590B2 (ja) | メモリの保護装置及びアドレスの発生方法 | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| JPS60189554A (ja) | データ処理システム | |
| EP0661642B1 (en) | Microcomputer with memory read protection | |
| JPS61195443A (ja) | データ処理システム内のシステムフアイルを保護する方法及びデータ処理システム | |
| JP2004240536A (ja) | 情報処理装置 | |
| JPS5992500A (ja) | デ−タ処理装置の保護システム | |
| JP2001005726A (ja) | メモリアドレス空間拡張装置及びプログラムを記憶した記憶媒体 | |
| JP2004005679A (ja) | コンピュータシステム、メモリ構造、および、プログラムを実行する方法 | |
| JP2005316599A (ja) | 割込制御装置 | |
| EP0892955B1 (en) | Method and apparatus for protecting data using lock values in a computer system | |
| WO2007040228A1 (ja) | 情報処理装置、情報処理方法およびプログラム | |
| US5742826A (en) | Object encapsulation protection apparatus | |
| JPH0363854A (ja) | データプロテクト回路 | |
| JP4739206B2 (ja) | ２つのメモリー間でのセキュリティデータの転送 | |
| JPH01261760A (ja) | コンピュータ装置 | |
| JPH0538385A (ja) | プログラムコピー防止装置 | |
| JPS6225214B2 (ja) | ||
| JPS63279341A (ja) | メモリ集積回路 | |
| JPH03278255A (ja) | 情報処理装置 | |
| JPS6155754A (ja) | 記憶保護方式 | |
| JPS6054691B2 (ja) | 情報処理装置の記憶保護方式 | |
| JPH02138622A (ja) | マイクロプロセッサ | |
| JP2005235071A (ja) | 情報処理装置、情報処理方法、プログラム及び記録媒体 |