JPS5992500A - デ−タ処理装置の保護システム - Google Patents
デ−タ処理装置の保護システムInfo
- Publication number
- JPS5992500A JPS5992500A JP58172357A JP17235783A JPS5992500A JP S5992500 A JPS5992500 A JP S5992500A JP 58172357 A JP58172357 A JP 58172357A JP 17235783 A JP17235783 A JP 17235783A JP S5992500 A JPS5992500 A JP S5992500A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- protection
- memory
- protection system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデータ処理システムの保護システム。
より詳細には、記憶装置又は入力／出力ポートが正当と
認められる使用者以外の者により、変更されるのを防ぐ
ためのこの種の保護システムのより有効な構成に関する
。
認められる使用者以外の者により、変更されるのを防ぐ
ためのこの種の保護システムのより有効な構成に関する
。
［従来技術］
今までに、記憶装置等に対して保護回路を設けたこの種
のシステムが知られている。代表的な従来例としては次
の特許がある。
のシステムが知られている。代表的な従来例としては次
の特許がある。
米国特許第４１８３０８５号には、安全記憶領域と自由
記憶領域とに分割さ九たデータ記憶を有する不正なプロ
グラムの使用に対する保護システムが記載されている。
記憶領域とに分割さ九たデータ記憶を有する不正なプロ
グラムの使用に対する保護システムが記載されている。
出力命令による出カニニット、例えばディスプレイ・ユ
ニットの操作は、安全記憶から可能であり自由記憶から
は阻止される。
ニットの操作は、安全記憶から可能であり自由記憶から
は阻止される。
米国特許第４１８４２０１．号には、分割された記憶領
域への正当とは認められないアクセスを防止するプロセ
ッサが記載されている。
域への正当とは認められないアクセスを防止するプロセ
ッサが記載されている。
米国特許第４０３８６４５号には、アクセス・キーによ
り特別な記憶領域を利用可能とする記憶保護制御システ
ムが記載されている。
り特別な記憶領域を利用可能とする記憶保護制御システ
ムが記載されている。
この発明の主な目的は、最ｌＪＸの回路要素を備え有効
な方法で動作する保護システムを提供することである。
な方法で動作する保護システムを提供することである。
［：Ｊｌ！明の概要コ
この発明によれば、記憶装置又は入力／出力ポートが正
当と認められるソフトウェア以外により変更されるのを
防ぐための保護システムが、特にマイクロコンピュータ
を基礎とするシステムと関連して提供される。。
当と認められるソフトウェア以外により変更されるのを
防ぐための保護システムが、特にマイクロコンピュータ
を基礎とするシステムと関連して提供される。。
以下に述べられる好ましい実施例においては、異なるユ
ーザーがアドレス命令に基いてアクセスすることが可能
である。メモリ窓が選ばれた領域を保護するために特定
のソフトウェアを指示するため作られる。この発明の原
理は、例えばランダム・アクセス・メモリ（ＲＡＭ）又
はプログラマブル続出し専用メモリ（ＦＲＯＭ）を含む
種々の保護環境に応用できる。
ーザーがアドレス命令に基いてアクセスすることが可能
である。メモリ窓が選ばれた領域を保護するために特定
のソフトウェアを指示するため作られる。この発明の原
理は、例えばランダム・アクセス・メモリ（ＲＡＭ）又
はプログラマブル続出し専用メモリ（ＦＲＯＭ）を含む
種々の保護環境に応用できる。
以下、この発明を図面を参照して詳細に説明する。
［略字コ
次の略字が図面において用いられる。
実生 定義
Ａ ＡＮＤ回路
Ａ Ｌ Ｅ ”アドレス・ラッチ・エンナー
プル・・。代表的なマイクロプロ セッサが、この線によりアドレ ス・バス上において有効で使用 可能なアドレスが利用可能であ ることを示すために用いる。
プル・・。代表的なマイクロプロ セッサが、この線によりアドレ ス・バス上において有効で使用 可能なアドレスが利用可能であ ることを示すために用いる。
ＣＥ チップ・エンナープルＣＰＵ
中央処理ユニット ＣＳ チップ・セレクト ＩＯ／Ｍ又はＩＯ／Ｍ Ｉ○又はメ雲り。この線上
の能動信号は、ＩＯ装置へのＲＥＡ Ｄ又はＷＲ’ＩＴＥ操作を支持す る。さもなければ、これらの操 作はメモリへ支持される。
中央処理ユニット ＣＳ チップ・セレクト ＩＯ／Ｍ又はＩＯ／Ｍ Ｉ○又はメ雲り。この線上
の能動信号は、ＩＯ装置へのＲＥＡ Ｄ又はＷＲ’ＩＴＥ操作を支持す る。さもなければ、これらの操 作はメモリへ支持される。
ＯＰ Ｃ０ＤＥ ＦＥＴＣＨ”取出し″又は読取りが行
なわれるコンピュータのタイミング・ サイクルの部分。
なわれるコンピュータのタイミング・ サイクルの部分。
７４ＬＳＯＯロジック装置の７４ＬＳＸＸシリーズの内
、普通に用いられる ２人力ＮＡＮＤゲート。
、普通に用いられる ２人力ＮＡＮＤゲート。
７４Ｌ８０．２ ７４ＬＳＸＸシリーズの内の２人力
ＮＯＲゲート。
ＮＯＲゲート。
７４ＬＳＯ８７４ＬＳＸＸ：／リーズの内の２人力ＡＮ
Ｄゲート。
Ｄゲート。
７４ＬＳ４２ ７４ＬＳＸＸシリーズの内の４線から
１０線へのデコーダ。
１０線へのデコーダ。
７４ＬＳ１７５ ７４ＬＳＸＸシリーズの内のＤタイプ
・フリップ・フロップ。
・フリップ・フロップ。
［実施例の説明］
マイクロプロセッサに基いたシステムにおいては、記憶
又は入力／出力（Ｉｌｏ）ボートが、不正な方法等で変
更されるのを防ぐことが望まれる。
又は入力／出力（Ｉｌｏ）ボートが、不正な方法等で変
更されるのを防ぐことが望まれる。
多くのシステムは複数の使用者を有し、システムの選ば
れた領域に使用者がアクセスするのを防止することが重
要である。例えば、ソフトウェアの特定のものは記憶内
にテーブルを維持している。
れた領域に使用者がアクセスするのを防止することが重
要である。例えば、ソフトウェアの特定のものは記憶内
にテーブルを維持している。
不用意の又は偶発的なテーブル内の変化が、そのプログ
ラムを破壊し又は望ましくない結果を生じさせる原因と
なる。
ラムを破壊し又は望ましくない結果を生じさせる原因と
なる。
ここに記載されている保護システムは、メモリ・アドレ
スの特別の範囲を、正当と認められたソフトウェアが保
護を特徴とする特別の領域を修正する前に適合されなけ
九ばならないメモリ・マツプの特別な領域として特徴づ
けられる″窓″として設定することを可能にする。以下
に、この発明のシステムの実施例を説明する。
スの特別の範囲を、正当と認められたソフトウェアが保
護を特徴とする特別の領域を修正する前に適合されなけ
九ばならないメモリ・マツプの特別な領域として特徴づ
けられる″窓″として設定することを可能にする。以下
に、この発明のシステムの実施例を説明する。
第１図に示されるデータ処理装置の保護システムは、中
央処理ユニット（マイクロプロセッサ）１と、保護回路
を栂成するステート・デコーダ２、ラッチ４、ラッチ・
デコーダ７、及び付勢手段（アンド回路）１０を有する
。１１は保護されるべき装置、例えば記憶装置である。
央処理ユニット（マイクロプロセッサ）１と、保護回路
を栂成するステート・デコーダ２、ラッチ４、ラッチ・
デコーダ７、及び付勢手段（アンド回路）１０を有する
。１１は保護されるべき装置、例えば記憶装置である。
マイクロプロセッサ１は、データ処理装置の特定の装置
のアドレスを示すアドレス信号とある選ばれた制御状態
信号を含むマイクロプロセッサ１の状態を示す状態信号
とを供給する。ステート・デコーダ２は、状態信号に応
答してマイクロプロセッサ１がある選ばれた状態例えば
命令取出し信号という状態信号を供給している状態にあ
る時にステート・デコーダ出力信号を供給する。ラッチ
４は、データ処理装置内の各装置と関連づけられていて
、ステート・デコーダ出力信号とマイクロプロセッサ１
からの所定のアドレス信号とに応答してラッチ出力信号
を供給する。ラッチ・デコーダ７は、ラッチ４からのラ
ッチ出力信号を検知して、マイクロプロセッサ１からラ
ッチ４に供給されるアドレス信号が特定の範囲にある時
に、保護を解除する保護ゲーティング信号を供給する。
のアドレスを示すアドレス信号とある選ばれた制御状態
信号を含むマイクロプロセッサ１の状態を示す状態信号
とを供給する。ステート・デコーダ２は、状態信号に応
答してマイクロプロセッサ１がある選ばれた状態例えば
命令取出し信号という状態信号を供給している状態にあ
る時にステート・デコーダ出力信号を供給する。ラッチ
４は、データ処理装置内の各装置と関連づけられていて
、ステート・デコーダ出力信号とマイクロプロセッサ１
からの所定のアドレス信号とに応答してラッチ出力信号
を供給する。ラッチ・デコーダ７は、ラッチ４からのラ
ッチ出力信号を検知して、マイクロプロセッサ１からラ
ッチ４に供給されるアドレス信号が特定の範囲にある時
に、保護を解除する保護ゲーティング信号を供給する。
アンド回路１０は、データ処理装置内の通常のエンナー
プル信号（チップ・セレクト）とラッチ・デコーダ７か
らの保護ゲーティング信号とに応答してマイクロプロセ
ッサ１から供給されている特定のアドレスと正確に一致
するアドレスを持つ保護されるべき装置１１へのアクセ
スを可能にするチップセレクト信号を供給する。
プル信号（チップ・セレクト）とラッチ・デコーダ７か
らの保護ゲーティング信号とに応答してマイクロプロセ
ッサ１から供給されている特定のアドレスと正確に一致
するアドレスを持つ保護されるべき装置１１へのアクセ
スを可能にするチップセレクト信号を供給する。
更に詳しく第１図に示す保護システムについて説明する
と、第１図に示すマイクロプロセッサ１のような大部分
のマイクロプロセッサは、ステート・デコーダ２のよう
な外部回路を有しその″状態″をデコードすることを可
能にする。マイクロプロセッサ１が、その″命令取出し
″を実行している瞬間は、線３上の信号から明らかであ
って検出することが可能であり、又、ラッチ回路４を介
して命令が取り出されている所のアドレスを記憶するこ
とが可能である。バス６から得られるアドレスは、ラッ
チ・デコーダ７によりデコードされ、そしてシステム内
の他の装置が使用可能にされるべきか否かに関しての決
定を行なうのに用いられる。
と、第１図に示すマイクロプロセッサ１のような大部分
のマイクロプロセッサは、ステート・デコーダ２のよう
な外部回路を有しその″状態″をデコードすることを可
能にする。マイクロプロセッサ１が、その″命令取出し
″を実行している瞬間は、線３上の信号から明らかであ
って検出することが可能であり、又、ラッチ回路４を介
して命令が取り出されている所のアドレスを記憶するこ
とが可能である。バス６から得られるアドレスは、ラッ
チ・デコーダ７によりデコードされ、そしてシステム内
の他の装置が使用可能にされるべきか否かに関しての決
定を行なうのに用いられる。
第１図に示される回路は、ラッチ４が命令の取出されて
いるアドレスを常に保持し、そしてラッチ・デコーダ７
がこのアドレスがｘ’ｏｏｏｏ’からＸ’０ＦＦＦ’の
範囲にあるか又は別の応用に対してふされしいアドレス
の他のある範囲にある場合にのみ、ＡＮＤゲート１０に
線９を経て能動″使用可能（エンナーブル）″′倍信号
即ち保護ゲーティング信号を供給するように設計するこ
と力１できる。Ｘ’０５００’の位置を走っているプロ
グラムは、このようにして記録装置、入力／出力スルよ
他の装置であってよい保護されるべき装置１１、を変更
することが許される。しかし、Ｘ’７０００′を走って
いるプログラムは保護されるべき装置１１を変更するこ
とができない。Ｘ’７０００’のプログラムは、保護さ
れるべき装置１１を変更するためにはＸ”０５００’の
ルーチンを呼び出さなければならない。そして、このル
ーチン番よどのように変更されるかを制御する。
いるアドレスを常に保持し、そしてラッチ・デコーダ７
がこのアドレスがｘ’ｏｏｏｏ’からＸ’０ＦＦＦ’の
範囲にあるか又は別の応用に対してふされしいアドレス
の他のある範囲にある場合にのみ、ＡＮＤゲート１０に
線９を経て能動″使用可能（エンナーブル）″′倍信号
即ち保護ゲーティング信号を供給するように設計するこ
と力１できる。Ｘ’０５００’の位置を走っているプロ
グラムは、このようにして記録装置、入力／出力スルよ
他の装置であってよい保護されるべき装置１１、を変更
することが許される。しかし、Ｘ’７０００′を走って
いるプログラムは保護されるべき装置１１を変更するこ
とができない。Ｘ’７０００’のプログラムは、保護さ
れるべき装置１１を変更するためにはＸ”０５００’の
ルーチンを呼び出さなければならない。そして、このル
ーチン番よどのように変更されるかを制御する。
［プログラマブル読出し専用メモリ（ＦＲＯＭ）への応
用］ 上述された記憶マツプ保護回路は、″実行専用″記憶（
”Ｅｘｅｃｕｔｅ ０ｎｌｙ”Ｓｔｏｒａｇｅ）、即ち
、そこ力１ら書込むことも読出すこともできなし）が、
正しく実行を行なう機械命令を含む記憶に適用するため
し；用いることができる。
用］ 上述された記憶マツプ保護回路は、″実行専用″記憶（
”Ｅｘｅｃｕｔｅ ０ｎｌｙ”Ｓｔｏｒａｇｅ）、即ち
、そこ力１ら書込むことも読出すこともできなし）が、
正しく実行を行なう機械命令を含む記憶に適用するため
し；用いることができる。
専売的なソフトウェアの一部は、読出し専用メモリ内に
焼き込まれていて一般の人が入手できる機械の一部とな
っている。第２図に記憶装置のメモリ・マツプ１５が示
されており、そしてメモリ・マツプ１５はユーザＲＡＭ
１５ ａ及び専売的ＲＡＭ及びＦＲＯＭ１５ｂを含ん
でいる。もし、保護されていなければ、使用者はＦＲＯ
Ｍをコピーする目的のためにＦＲＯＭを読むプログラム
を書きそれをユーザーＲＡＭに入れることができる。し
かし、もし記憶マツプ保護回路がＦＲＯＭ （これに加
えてＦＲＯＭが必要とするかもしれなりｓ ｃｌ＜らか
のＲＡＭ）を保護するために用いられると、使用者はソ
フトウェアにおいてＦＲＯＭをコピーすることは何らで
きない。
焼き込まれていて一般の人が入手できる機械の一部とな
っている。第２図に記憶装置のメモリ・マツプ１５が示
されており、そしてメモリ・マツプ１５はユーザＲＡＭ
１５ ａ及び専売的ＲＡＭ及びＦＲＯＭ１５ｂを含ん
でいる。もし、保護されていなければ、使用者はＦＲＯ
Ｍをコピーする目的のためにＦＲＯＭを読むプログラム
を書きそれをユーザーＲＡＭに入れることができる。し
かし、もし記憶マツプ保護回路がＦＲＯＭ （これに加
えてＦＲＯＭが必要とするかもしれなりｓ ｃｌ＜らか
のＲＡＭ）を保護するために用いられると、使用者はソ
フトウェアにおいてＦＲＯＭをコピーすることは何らで
きない。
従って、このシステムは次、の特徴を有する。
（１）使用者は、ＰＲＯＭ内に記憶された専売的なソフ
トウェアを読出すこと又は書込も・こと力〜禁止される
。
トウェアを読出すこと又は書込も・こと力〜禁止される
。
（２） Ｐ ＲＯＭ内に記憶されているプログラムは
、そのＰＲＯＭ内に記憶されていてもよいデータのテー
ブルを含む全ての利用可能なメモリに完全にアクセスす
ることができる。
、そのＰＲＯＭ内に記憶されていてもよいデータのテー
ブルを含む全ての利用可能なメモリに完全にアクセスす
ることができる。
（３）入力又はエントリ・ポイント等、使用者が使用す
ることが許され、又はそれらの使用を文書化することが
許されるＰＲＯＭ内の特定のソフトウェア・ルーチンを
選ぶことができる。ユーザーＲＡＭ内のプログラムは、
これらのルーチンがたとえ保餓されるべき記憶内にあっ
ても呼出すことができ、そして実行することができる。
ることが許され、又はそれらの使用を文書化することが
許されるＰＲＯＭ内の特定のソフトウェア・ルーチンを
選ぶことができる。ユーザーＲＡＭ内のプログラムは、
これらのルーチンがたとえ保餓されるべき記憶内にあっ
ても呼出すことができ、そして実行することができる。
しかし、これは正しく文書化されたルーチンに対して行
なうことが可能なだけである。これらを別とすると、使
用者は、ＦＲＯＭの内に何があるかを決定する方法を持
たない。
なうことが可能なだけである。これらを別とすると、使
用者は、ＦＲＯＭの内に何があるかを決定する方法を持
たない。
従って、メモリ・マツプ保護回路は、ユーザＲＡＭ内の
プログラム４がＦＲＯＭの内容をコピーできないように
、″専売的″と記されたメモリ領域を保護する。
プログラム４がＦＲＯＭの内容をコピーできないように
、″専売的″と記されたメモリ領域を保護する。
［マイクロコンピュータ・システムへの応用］第３図は
、この記憶マツプ保護回路がインテル（Ｉｎｔｅｌ）マ
イクロコンピュータ・システム（Ｉｎｔ、ｅｌは、カリ
フォルニア、サンタクララのＩｎｔ、ｅｌＣｏｒｐｏｒ
ａシｉｏｎの登録商標である）などのようなある選ばれ
たマイクロプロセッサを基礎としたシステムを保護する
ために用いることができることを示している。このシス
テムは、例えば８ｏ８５中央処理ユニツト（ＣＰＵ）２
０とＩ１０ボートとタイマとを持つ８１５５ランダム・
アクセス・メモリ（ＲＡＭ）とを用いている。上述した
インテル・マイクロコンピュータ・システムは広くコン
ピュータ応用技術において用いられており、よく知られ
ている。
、この記憶マツプ保護回路がインテル（Ｉｎｔｅｌ）マ
イクロコンピュータ・システム（Ｉｎｔ、ｅｌは、カリ
フォルニア、サンタクララのＩｎｔ、ｅｌＣｏｒｐｏｒ
ａシｉｏｎの登録商標である）などのようなある選ばれ
たマイクロプロセッサを基礎としたシステムを保護する
ために用いることができることを示している。このシス
テムは、例えば８ｏ８５中央処理ユニツト（ＣＰＵ）２
０とＩ１０ボートとタイマとを持つ８１５５ランダム・
アクセス・メモリ（ＲＡＭ）とを用いている。上述した
インテル・マイクロコンピュータ・システムは広くコン
ピュータ応用技術において用いられており、よく知られ
ている。
ＣＰＵ２０は、アドレス・バス２２を駆動し、種々の他
の出力信号を出力する。例えば、線２３上に１０７Ｍ又
は工○／πをや線２４上にｓｌを。
の出力信号を出力する。例えば、線２３上に１０７Ｍ又
は工○／πをや線２４上にｓｌを。
＃Ｉ２５上にＳＯを、線２６上にＡＬＥを出力する。
これらの線は、反転入力ＡＮＤブロック２８、ＮＡＮＤ
ブロック２９、ＡＮＤブロック３ｏのようなロジック・
ブロックへの入力として作用する。
ブロック２９、ＡＮＤブロック３ｏのようなロジック・
ブロックへの入力として作用する。
線２３乃至２６の意味及びブロック２８．２９及び３０
の作用については下に述べられている。
の作用については下に述べられている。
５Ｏ１Ｓ１及びＩＯ／Ｍ（それぞれ線２５．２４．２３
上）は、マイクロプロセッサの″内部状態ツ゛を決定す
る方法としてインテル８０８５マイクロプロセツサによ
り供給される。特に、ＩＯ／Ｍ＝Ｏ１ＳＯ＝１及び５Ｌ
＝１である状態に対しては、マイクロプロセッサは、メ
モリからＯＰコード命令を″′取出し″ている。
上）は、マイクロプロセッサの″内部状態ツ゛を決定す
る方法としてインテル８０８５マイクロプロセツサによ
り供給される。特に、ＩＯ／Ｍ＝Ｏ１ＳＯ＝１及び５Ｌ
＝１である状態に対しては、マイクロプロセッサは、メ
モリからＯＰコード命令を″′取出し″ている。
線２６上のＡＬＥ信号は、アドレス・バス上のデータが
有効であるか否かを決定する手段として、インテル８０
８５マイクロプロセツサにより供給される。ＡＬＥ＝１
である時、バス上のアドレスは使用可能である。
有効であるか否かを決定する手段として、インテル８０
８５マイクロプロセツサにより供給される。ＡＬＥ＝１
である時、バス上のアドレスは使用可能である。
ブロック２８及び２９は、ＩＯ／Ｍ、ＳＯ及びＳｌを一
緒にゲートシ、”ＯＰｍｌ−ド取出し″（ＯＰ Ｃｏｄ
ｅ Ｆｅｔｃ’ｈ）が実行されていることを示す信号を
線２７上に発生する。この信号線２７がＡＬＥ信号（線
２６上）と共にブロック３０を経てゲートされると、″
バス上に有効なアドレスがあり、ＯＰコードがその位置
から取出される。″ことを示す信号がブロック３０から
出力される。
緒にゲートシ、”ＯＰｍｌ−ド取出し″（ＯＰ Ｃｏｄ
ｅ Ｆｅｔｃ’ｈ）が実行されていることを示す信号を
線２７上に発生する。この信号線２７がＡＬＥ信号（線
２６上）と共にブロック３０を経てゲートされると、″
バス上に有効なアドレスがあり、ＯＰコードがその位置
から取出される。″ことを示す信号がブロック３０から
出力される。
ここに述べられた保護回路は、８１５５ＲＡＭ及び■／
○モジュール及び８０８５に基づいたシステムが、特定
のアドレス範囲、例えばＸ′００００′か−らＸ’０Ｆ
ＦＦ’のアドレス範囲から取出された命令を除いて、変
更されることを防止するのに有効である。アドレス・バ
スの最も重要な４ビツトは、ブロック２８及び３０によ
り明らかとなるＯＰコード取出し時にラッチ回路３２内
に記憶される。ラッチ回路３２の出力は、７４ＬＳ４２
デコーダ・ブロック３４によりデコードされる。
○モジュール及び８０８５に基づいたシステムが、特定
のアドレス範囲、例えばＸ′００００′か−らＸ’０Ｆ
ＦＦ’のアドレス範囲から取出された命令を除いて、変
更されることを防止するのに有効である。アドレス・バ
スの最も重要な４ビツトは、ブロック２８及び３０によ
り明らかとなるＯＰコード取出し時にラッチ回路３２内
に記憶される。ラッチ回路３２の出力は、７４ＬＳ４２
デコーダ・ブロック３４によりデコードされる。
もし、全ての入力が全てゼロであると、線３５が能動に
なり１通常のエンナープル線３６がＡＮＤ回路３７を経
て８１５５モジユール２１に到達するのを可能にする。
なり１通常のエンナープル線３６がＡＮＤ回路３７を経
て８１５５モジユール２１に到達するのを可能にする。
さもな覗れば、モジュール２１は使用不可能である。
第１図はこの発明のデータ処理装置の保護システムの実
施例を示すブロック図、第２図はこの発明のデータ処理
装置の保護システムを説明するメモリ・マツプ図、第３
図はこの発明のデータ処理装置の保護システムを選ばれ
たマイクロプロセッサに適用した例を示すブロック図で
ある。 ■・・・・マイクロプロセッサ（中央処理ユニット）、
２・・・・ステート・デコーダ、４・・・・ラッチ、７
・・・・ラッチ・デコーダ、１０・・・・ＡＮＤ回路、
１１・・・・保護されるべき装置、１５・・・・メモリ
・マツプ。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人 弁理士 合 １） 潔第１図 翳 第３図
施例を示すブロック図、第２図はこの発明のデータ処理
装置の保護システムを説明するメモリ・マツプ図、第３
図はこの発明のデータ処理装置の保護システムを選ばれ
たマイクロプロセッサに適用した例を示すブロック図で
ある。 ■・・・・マイクロプロセッサ（中央処理ユニット）、
２・・・・ステート・デコーダ、４・・・・ラッチ、７
・・・・ラッチ・デコーダ、１０・・・・ＡＮＤ回路、
１１・・・・保護されるべき装置、１５・・・・メモリ
・マツプ。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人 弁理士 合 １） 潔第１図 翳 第３図
Claims (1)
- 【特許請求の範囲】 データ処理装置の保護システムにおいて、前記データ処
理装置内の特定装置のアドレスを示すアドレス信号の副
領域を含むアドレス信号の領域、及び自己の状態を示す
状態信号を供給する中央処理ユニットと、 前記データ処理装置内の各装置と関連づけられていて、
前記中央処理ユニットからの所定のアドレス信号の副領
域とある選ば木た状態信号とに応答して、前記中央処理
ユニットから特定のアドレス信号の副領域が与えられる
時に、前記中央処理ユニットから与えられる特定のアド
レス信号の副領域と正確に一致するアドレスを持つ装置
にアクセスすることを可能にするための保護を解除する
保護ゲーティング信号を与える保護回路と、を有するデ
ータ処理装置の保護システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44282082A | 1982-11-18 | 1982-11-18 | |
| US442820 | 1982-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992500A true JPS5992500A (ja) | 1984-05-28 |
| JPS6237419B2 JPS6237419B2 (ja) | 1987-08-12 |
Family
ID=23758286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172357A Granted JPS5992500A (ja) | 1982-11-18 | 1983-09-20 | デ−タ処理装置の保護システム |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0109504A3 (ja) |
| JP (1) | JPS5992500A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
| JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| EP0175487A3 (en) * | 1984-08-23 | 1989-03-08 | Btg International Limited | Software protection device |
| GB2173327A (en) * | 1985-03-15 | 1986-10-08 | David Allan Phillips | Copy protecting computer programs |
| FR2586310A1 (fr) * | 1985-08-14 | 1987-02-20 | Daneluzzo Claude | Systeme de protection destine notamment aux logiciels |
| JPS62204345A (ja) * | 1986-03-05 | 1987-09-09 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
| EP0276450A1 (de) * | 1987-01-23 | 1988-08-03 | Xmit Ag | Datenschutzschaltung zur Sperrung der Uebertragung von Signalen über einen Bus |
| US5151986A (en) * | 1987-08-27 | 1992-09-29 | Motorola, Inc. | Microcomputer with on-board chip selects and programmable bus stretching |
| US5144660A (en) * | 1988-08-31 | 1992-09-01 | Rose Anthony M | Securing a computer against undesired write operations to or read operations from a mass storage device |
| JPH0752405B2 (ja) * | 1988-12-14 | 1995-06-05 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
| JPH02202642A (ja) * | 1989-02-01 | 1990-08-10 | Toshiba Corp | プログラム動作監視装置 |
| KR0149503B1 (ko) * | 1989-04-20 | 1999-05-15 | 야마우찌 히로시 | 메모리 카트리지 |
| JP2682700B2 (ja) * | 1989-05-09 | 1997-11-26 | 三菱電機株式会社 | Ｉｃカード |
| JPH03276337A (ja) * | 1990-03-27 | 1991-12-06 | Toshiba Corp | マイクロコントローラ |
| JPH04205043A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5276844A (en) * | 1991-08-05 | 1994-01-04 | Ascom Autelca Ltd. | Protection system for critical memory information |
| JP2002014737A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | 処理装置、集積回路、および集積回路パッケージ |
| WO2007013091A1 (en) * | 2005-07-25 | 2007-02-01 | Trinity Future-In Pvt. Ltd | An electro-mechanical system for non-duplication of software |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179994A (en) * | 1981-04-24 | 1982-11-05 | Fujitsu Ltd | Memory protection system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4930578B1 (ja) * | 1970-09-30 | 1974-08-14 | ||
| JPS5140772B2 (ja) * | 1971-07-26 | 1976-11-05 |
-
1983
- 1983-09-20 EP EP83109328A patent/EP0109504A3/en not_active Withdrawn
- 1983-09-20 JP JP58172357A patent/JPS5992500A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179994A (en) * | 1981-04-24 | 1982-11-05 | Fujitsu Ltd | Memory protection system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6237419B2 (ja) | 1987-08-12 |
| EP0109504A2 (en) | 1984-05-30 |
| EP0109504A3 (en) | 1987-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0312194B1 (en) | Data processor having two modes of operation | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| JPS5992500A (ja) | デ−タ処理装置の保護システム | |
| US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
| US6453417B1 (en) | Microcontroller with secure signature extraction | |
| US5991858A (en) | Multi-user data processing system with storage protection | |
| JP2727520B2 (ja) | メモリカード及びその作動方法 | |
| EP0382468A2 (en) | Power-on password functions for computer system | |
| EP0449255B1 (en) | Micro controller | |
| GB2356469A (en) | Portable data carrier memory management system and method | |
| EP1124184A2 (en) | Privilege promotion in computer systems | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPH0348954A (ja) | キー記憶制御方式 | |
| KR900008240Y1 (ko) | 메모리 데이터 보호 회로 | |
| JPS6074060A (ja) | 記憶保護装置 | |
| JPH01261760A (ja) | コンピュータ装置 | |
| JPS58139396A (ja) | メモリ保護方法 | |
| JPH02278446A (ja) | メモリアクセス制御回路 | |
| JPH0363854A (ja) | データプロテクト回路 | |
| JPS62160555A (ja) | 記憶回路の記憶保護装置 | |
| JPH03216746A (ja) | メモリ保護装置 | |
| JPH0264754A (ja) | ソフトウエア保護機能付き処理装置 | |
| JPS6155754A (ja) | 記憶保護方式 | |
| JPS63156261A (ja) | メモリアクセス条件の判定方式 | |
| JPH01114955A (ja) | メモリ保護方式 |