JPH0363943U - - Google Patents
Info
- Publication number
- JPH0363943U JPH0363943U JP12545689U JP12545689U JPH0363943U JP H0363943 U JPH0363943 U JP H0363943U JP 12545689 U JP12545689 U JP 12545689U JP 12545689 U JP12545689 U JP 12545689U JP H0363943 U JPH0363943 U JP H0363943U
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- insulating container
- package
- area
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
第１図は本考案の半導体素子収納用パツケージ
の一実施例を示す断面図、第２図は第１図に示す
半導体素子収納用パツケージの絶縁容器の底面図
、第３図は従来の半導体素子収納用パツケージの
断面図、第４図は第３図に示す半導体素子収納用
パツケージの絶縁容器の底面図である。 １……絶縁基体、１ａ……凹部、２……蓋体、
３……絶縁容器、５……メタライズリード、５ａ
，５ｂ……外部接続端子。
の一実施例を示す断面図、第２図は第１図に示す
半導体素子収納用パツケージの絶縁容器の底面図
、第３図は従来の半導体素子収納用パツケージの
断面図、第４図は第３図に示す半導体素子収納用
パツケージの絶縁容器の底面図である。 １……絶縁基体、１ａ……凹部、２……蓋体、
３……絶縁容器、５……メタライズリード、５ａ
，５ｂ……外部接続端子。
Claims (1)
- 内部に半導体素子を収容するための空所を有す
る絶縁容器の底面に多数の外部接続端子を形成し
て成る半導体素子収納用パツケージにおいて、前
記絶縁容器の内部空所の下方に形成された外部接
続端子の面積を他の部位に形成された外部接続端
子の面積より大きくしたことを特徴とする半導体
素子収納用パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989125456U JPH0741162Y2 (ja) | 1989-10-26 | 1989-10-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989125456U JPH0741162Y2 (ja) | 1989-10-26 | 1989-10-26 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363943U true JPH0363943U (ja) | 1991-06-21 |
| JPH0741162Y2 JPH0741162Y2 (ja) | 1995-09-20 |
Family
ID=31673326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989125456U Expired - Lifetime JPH0741162Y2 (ja) | 1989-10-26 | 1989-10-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0741162Y2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306855A (ja) * | 1995-04-27 | 1996-11-22 | Lg Semicon Co Ltd | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 |
| WO2018155559A1 (ja) * | 2017-02-22 | 2018-08-30 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| WO2018155434A1 (ja) * | 2017-02-21 | 2018-08-30 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55176571U (ja) * | 1979-06-05 | 1980-12-18 | ||
| JPS59151443A (ja) * | 1983-02-17 | 1984-08-29 | Fujitsu Ltd | 半導体装置 |
-
1989
- 1989-10-26 JP JP1989125456U patent/JPH0741162Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55176571U (ja) * | 1979-06-05 | 1980-12-18 | ||
| JPS59151443A (ja) * | 1983-02-17 | 1984-08-29 | Fujitsu Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306855A (ja) * | 1995-04-27 | 1996-11-22 | Lg Semicon Co Ltd | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 |
| WO2018155434A1 (ja) * | 2017-02-21 | 2018-08-30 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| WO2018155559A1 (ja) * | 2017-02-22 | 2018-08-30 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JPWO2018155559A1 (ja) * | 2017-02-22 | 2020-01-09 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0741162Y2 (ja) | 1995-09-20 |
Similar Documents
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |