JPH03639B2 - - Google Patents
Info
- Publication number
- JPH03639B2 JPH03639B2 JP57126413A JP12641382A JPH03639B2 JP H03639 B2 JPH03639 B2 JP H03639B2 JP 57126413 A JP57126413 A JP 57126413A JP 12641382 A JP12641382 A JP 12641382A JP H03639 B2 JPH03639 B2 JP H03639B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- calculation
- converter
- buffer memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
産業上の利用分野
本発明は、電子楽器のように、同時に異なつた
周波数の信号を複数個発生させるのに適した波形
読み出し装置に関するものである。 従来例の構成とその問題点 従来、電子楽器の分野において、複数の鍵に対
応する異なつた周波数の楽音を同時に発生させる
方法としては、独立の波形発生器を備える方法
と、１つの波形発生器を時分割的に動作させて複
数の周波数の波形を同時に発生させる方法とがあ
る。 楽音波形をデイジタル的に発生させる場合、前
者では、デイジタル信号をアナログ信号に変換す
るDA変換器が波形発生器の数だけ必要になる欠
点がある。後者の場合、１つの波形発生器を時分
割動作させるから、必然的にサンプル値を発生さ
せることになる。これらのサンプル値を出力する
ときに、DA変換器を用いる必要がある。従来複
数のサンプル値を加算してから、DA変換する方
式が使われている。この場合には、DA変換器は
１個で良いが、加算結果のダイナミツクレンジが
増加するため加算結果を正確にDA変換するため
に、DA変換器のビツト数を多く必要とする欠点
がある。また、複数のサンプル値は、DA変換器
の動作周波数でサンプリングされた値であること
が要求される。すなわち複数の楽音は、それぞ
れ、共通のサンプリング周波数を想定して計算さ
れたものでなければならない。ところが複数の楽
音の周波数は、一般に12平均律にしたがい12通り
の周波数よりなつており、これらのすべての周波
数とサンプリング周波数とが調和関係（単純には
楽音の基本周波数の整数倍がサンプリング周波数
となる関係）になるのは、サンプリング周波数が
非常に大きくなり全く実用性がなくなる。一方、
実用性のあるサンプリング周波数、たとえば、20
〜50KHz位では、いずれかの音階の楽音の基本周
波数とサンプリング周波数とが非調和関係とな
り、サンプリングによる折り返し周波数が楽音の
高調波成分の周波数からずれてしまうために、に
ごつた音になる。また、波形サンプル値を一周期
用意して、それを繰り返し読み出す波形発生方法
を使うことができず。良質の楽音を得るには、サ
ンプル数を多くするか、あるいはサンプル値の間
で補間演算する必要が出てきて、波形発生装置が
大規模になるという欠点もあつた。 発明の目的 本発明は、内部の波形発生や波形計算の速度と
楽音の基本周波数とは非同期とし、楽音の基本周
波数の整数倍の読み出し周波数にしたがつて読み
出すようにして、上記欠点のないようにしたもの
である。 発明の構成 本発明は、読み出し周波数にしたがつて周期的
に発生する読み出し周波数に対応した計算要求の
生起を計算要求フラグレジスタに書き込み、波形
発生器に、計算要求フラグレジスタを参照して計
算要求の生起がある場合に新たな波形サンプル値
を発生させて書き込み装置を介してバツフアメモ
リに書き込むとともに上記生起の記録を消去し、
上記読み出し周波数にしたがつて、上記新しい波
形サンプル値が書き込まれたバツフアメモリから
上記読み出し装置が上記新しい波形サンプル値を
読み出すようにして、上記相異なる少なくとも２
つの読み出し周波数のそれぞれに同期した波形を
同時に出力可能としたことを特徴とするものであ
る。 実施例の説明 第１図は本発明の実施例のブロツク図である。
１はノートクロツクジエネレータ（NCG）で、
マスタクロツク信号MCKを分周して、12平均律
の音階音に対応する12通りのノートクロツクＣ，
Ｃ＃ ，Ｄ，……，Ｂを発生する。２はタイミング
パルス発生器（TPG）で、必要なパルス信号を
発生する。３はノートクロツクセレクタ（NCS）
であつて、発生すべき音階音を指定するノートデ
ータを受けて、上記12のノートクロツクＣ，Ｃ
＃ ，Ｄ，……Ｂから指定のノートデータに対応す
るノートクロツクを選択して出力する機能をも
つ。本実施例では、鍵盤の鍵を同時に８つまで押
さえても音が出る。いわゆる、８チヤンネルの発
音数を想定しているので、８個のノートデータに
対して、それぞれのノートクロツクが選択され、
NCK１〜NCK８の８個のノートクロツクが出力
される。音名および、ノートクロツクジエネレー
タ（NCG）１におけるマスタクロツクMCKの分
周数、音階周波数の関係を第１表に示す。
周波数の信号を複数個発生させるのに適した波形
読み出し装置に関するものである。 従来例の構成とその問題点 従来、電子楽器の分野において、複数の鍵に対
応する異なつた周波数の楽音を同時に発生させる
方法としては、独立の波形発生器を備える方法
と、１つの波形発生器を時分割的に動作させて複
数の周波数の波形を同時に発生させる方法とがあ
る。 楽音波形をデイジタル的に発生させる場合、前
者では、デイジタル信号をアナログ信号に変換す
るDA変換器が波形発生器の数だけ必要になる欠
点がある。後者の場合、１つの波形発生器を時分
割動作させるから、必然的にサンプル値を発生さ
せることになる。これらのサンプル値を出力する
ときに、DA変換器を用いる必要がある。従来複
数のサンプル値を加算してから、DA変換する方
式が使われている。この場合には、DA変換器は
１個で良いが、加算結果のダイナミツクレンジが
増加するため加算結果を正確にDA変換するため
に、DA変換器のビツト数を多く必要とする欠点
がある。また、複数のサンプル値は、DA変換器
の動作周波数でサンプリングされた値であること
が要求される。すなわち複数の楽音は、それぞ
れ、共通のサンプリング周波数を想定して計算さ
れたものでなければならない。ところが複数の楽
音の周波数は、一般に12平均律にしたがい12通り
の周波数よりなつており、これらのすべての周波
数とサンプリング周波数とが調和関係（単純には
楽音の基本周波数の整数倍がサンプリング周波数
となる関係）になるのは、サンプリング周波数が
非常に大きくなり全く実用性がなくなる。一方、
実用性のあるサンプリング周波数、たとえば、20
〜50KHz位では、いずれかの音階の楽音の基本周
波数とサンプリング周波数とが非調和関係とな
り、サンプリングによる折り返し周波数が楽音の
高調波成分の周波数からずれてしまうために、に
ごつた音になる。また、波形サンプル値を一周期
用意して、それを繰り返し読み出す波形発生方法
を使うことができず。良質の楽音を得るには、サ
ンプル数を多くするか、あるいはサンプル値の間
で補間演算する必要が出てきて、波形発生装置が
大規模になるという欠点もあつた。 発明の目的 本発明は、内部の波形発生や波形計算の速度と
楽音の基本周波数とは非同期とし、楽音の基本周
波数の整数倍の読み出し周波数にしたがつて読み
出すようにして、上記欠点のないようにしたもの
である。 発明の構成 本発明は、読み出し周波数にしたがつて周期的
に発生する読み出し周波数に対応した計算要求の
生起を計算要求フラグレジスタに書き込み、波形
発生器に、計算要求フラグレジスタを参照して計
算要求の生起がある場合に新たな波形サンプル値
を発生させて書き込み装置を介してバツフアメモ
リに書き込むとともに上記生起の記録を消去し、
上記読み出し周波数にしたがつて、上記新しい波
形サンプル値が書き込まれたバツフアメモリから
上記読み出し装置が上記新しい波形サンプル値を
読み出すようにして、上記相異なる少なくとも２
つの読み出し周波数のそれぞれに同期した波形を
同時に出力可能としたことを特徴とするものであ
る。 実施例の説明 第１図は本発明の実施例のブロツク図である。
１はノートクロツクジエネレータ（NCG）で、
マスタクロツク信号MCKを分周して、12平均律
の音階音に対応する12通りのノートクロツクＣ，
Ｃ＃ ，Ｄ，……，Ｂを発生する。２はタイミング
パルス発生器（TPG）で、必要なパルス信号を
発生する。３はノートクロツクセレクタ（NCS）
であつて、発生すべき音階音を指定するノートデ
ータを受けて、上記12のノートクロツクＣ，Ｃ
＃ ，Ｄ，……Ｂから指定のノートデータに対応す
るノートクロツクを選択して出力する機能をも
つ。本実施例では、鍵盤の鍵を同時に８つまで押
さえても音が出る。いわゆる、８チヤンネルの発
音数を想定しているので、８個のノートデータに
対して、それぞれのノートクロツクが選択され、
NCK１〜NCK８の８個のノートクロツクが出力
される。音名および、ノートクロツクジエネレー
タ（NCG）１におけるマスタクロツクMCKの分
周数、音階周波数の関係を第１表に示す。
【表】
選択されたノートクロツクNCK１〜８は、そ
れぞれ計算要求フラグレジスタ４に印加される。
計算要求フラグレジスタ４は、８個のSRフリツ
プフロツプFG１〜８で構成される。ノートクロ
ツクNCK１〜８はそれぞれSRフリツプフロツプ
FG１〜８のセツト端子Ｓに印加される。そして、
ノートクロツクNCK１〜８が出力される。そし
て、ノートクロツクNCK１〜８が出力されるた
びにSRフリツプフロツプFG１〜８はそれぞれセ
ツトされ、それらの出力である計算要求フラグ１
〜８（CRF１〜８）が“１”となる。SRフリツ
プフロツプFG１〜８のリセツト端子Ｒには、後
述する計算終了信号CEN１〜８が印加され、こ
の計算終了信号CEN１〜８が“１”になるたび
に計算要求フラグCRF１〜８は“０”になる。 ５は読み出し装置で、読み出し信号TRS１〜
８を発生する。読み出し信号は計算要求フラグ
CRF１〜８の立上りから始まる所定の幅を持つ
たパルス信号であつて、ノートクロツクNCK１
〜８の周波数で繰り返す。読み出し装置５は、マ
スタクロツクMCKによりシフト動作するシフト
レジスタSR１〜８と一方にインバータのついた
アンドゲートとにより構成され、８つの各チヤン
ネルに対応して設けられている。 ６は計算要求検出制御器、７は波形計算器で、
これらの６と７で波形発生器を構成する。計算要
求検出制御器６には、８チヤンネルのそれぞれに
対応してCTL１〜８の８個が設けられている。
チヤンネル１について説明する。タイミングパル
ス発生器TPG２は、計算開始信号CST１と計算
終了信号CEN１とサンプル終了信号SEN１およ
び計算クロツク信号CCKをCTL１に供給してい
る。アンドゲート２０と２１の一方の入力端子に
計算要求フラグCRF１が印加され、他方に、計
算開始信号CST１と計算終了信号CEN１がそれ
ぞれ印加されている。アンドゲート２０，２１の
出力はSRフリツプフロツプ２２のセツト端子Ｓ
とリセツト端子Ｒとにそれぞれ印加される。アン
ドゲート２１の出力はさらにSRフリツプフロツ
プ２３のセツト端子Ｓと、計算要求フラグレジス
タ４の中のSRフリツプフロツプFG１のリセツト
端子Ｒにも印加されている。SRフリツプフロツ
プ２３のリセツト端子Ｒにはサンプル終了信号
SEN１が印加されている。SRフリツプフロツプ
２２の出力Ｑは計算サイクル信号CLC１として
アンドゲート２４に加わり、計算クロツク信号
CCKの波形計算器７のチヤンネルCH１への印加
をコントロールしている。SRフリツプフロツプ
２３の出力Ｑは、サンプル信号SMP１として後
述する書き込み装置８のゲートG1と、バツフア
メモリ１０のスイツチQ1に印加されている。 波形計算器７はチヤンネルCH１〜８の８チヤ
ンネル分あり、ノートデータ、オクターブデー
タ、キーオンオフデータにしたがつて、所定の音
階とオクターブを持つた楽音波形のサンプル値
を、計算クロツク信号CCKに従つて計算し、ゲ
ートG1〜G8へ出力する。所定のクロツク数で、
新たな波形のサンプル値を計算するものであれば
良い。 書き込み装置８は、ラツチまたはゲートG1〜
G8とDA変換器９とより成る。波形計算器７が計
算を終了して正しい出力を出している間、サンプ
ル信号SMP１〜８に対応して、サンプル値を次
段のDA変換器９に供給する。サンプル信号SMP
１〜８が“０”のときには、各ゲートG1〜G8の
出力は高インピーダンスになり、他のゲートへ影
響しないようになつている。DA変換器９の出力
は、バツフアメモリ１０に印加される。 バツフアメモリ１０は書き込み用のトランジス
タスイツチQ1〜Q8と、電圧を保持するキヤパシ
タC1〜C8、および読み出し用のトランジスタス
イツチQ11〜Q18とより成る。書き込み用のトラ
ンジスタスイツチQ1〜Q8のゲートにはサンプル
信号SMP１〜８がそれぞれ印加され、読み出し
用トランジスタスイツチQ1〜Q8には読み出し信
号TRS１〜８がそれぞれ印加されている。サン
プル信号SMP１が“１”になりトランジスタス
イツチQ1に加わるとトランジスタスイツチQ1は
ONになり、DA変換器９の出力電圧V1がトラン
ジスタスイツチQ1を介してキヤパシタC1に充電
され、その後サンプル信号SMP１が“０”にな
ると、電圧V1は保持される。読み出し信号TRS
１が“１”になるとスイツチQ11がオンになり、
キヤパシタC1上の電荷は、オペアンプ１１とキ
ヤパシタCFより成る加算ホールド回路に流れ込
み、出力端子１２に出力電圧 −V1C1／CF が現われ、保持される。 第２図は、第１図の実施例の主要部分の動作タ
イミングを示している。第２図において、計算タ
イムスロツトが１〜８まで用意されている。計算
タイムスロツト１の初めに計算開始信号CST１
が発生する。計算タイムスロツト１の終りに計算
終了信号CEN１が発生する。計算タイムスロツ
ト２の終りにサンプル終了信号SEN１が発生す
る。これらのパルスは計算タイムスロツト１〜８
を周期として繰返し発生している。この周期を無
関係の周期でかつノートデータに対応したノート
クロツクNCK１がチヤンネル１に対して発生す
ると、第２図のNCK１により計算要求フラグレ
ジスタ５のFG１がセツトされ、計算要求フラグ
CRF１が“１”になる。計算要求フラグCRF１
は計算タイムスロツト１つの幅より少し小さい時
間だけシフトレジスタSR１により遅延されゲー
トされて読み出し信号TRS１が発生する。計算
要求フラグCRF１が“１”のまま、計算タイム
スロツト１になつて、計算開始信号CST１が発
生すると、この計算開始信号CST１はゲート２
０を通過し、SRフリツプフロツプ２２をセツト
するので、計算サイクル信号CLC１が“１”に
なる。計算サイクル信号CLC１はアンドゲート
２４を開いて計算クロツク信号CCKが波形計算
器７のチヤンネルCH１に加わり、新しい波形サ
ンプル計算が実行される。計算は計算タイムスロ
ツト内で完了し、計算終了信号CEN１が到来す
ると、このときアンドゲート２１には計算要求フ
ラグCRF１が“１”のまま加わつているから、
計算終了信号CEN１はSRフリツプフロツプ２２
をリセツト、SRフリツプフロツプ２３をセツト、
SRフリツプフロツプFG１をリセツトする。した
がつて計算サイクル信号CLC１は“０”となり、
ゲート２４は閉じて計算クロツク信号CCKの供
給は終る。SRフリツプフロツプFG１の出力であ
る計算要求フラグCRF１は“０”となり、計算
要求の生起に対応した計算の実行が終了したこと
を示す。計算要求フラグレジスタ４のSRフリツ
プフロツプFG１はつぎのノートクロツクNCK１
の到来に備える。SRフリツプフロツプ２３がセ
ツトされたのでサンプル信号SMP１が“１”に
なり、ゲートG1を開き、計算結果である波形サ
ンプルをDA変換器９に供給する。そしてトラン
ジスタスイツチQ1もオンになり、DA変換器９の
出力電圧V1がキヤパシタC1に印加される。キヤ
パシタC1の電圧が充分正確に電圧V1になるまで
充電されたあと、サンプル終了信号SEN１が発
生し、SRフリツプフロツプ２３をリセツトし、
サンプル信号SMP１が“０”になる。サンプル
信号SMP１が“０”になるとゲートG1が閉じて
出力は高インピーダンスになり、同時にトランジ
スタスイツチQ1もオフになり、キヤパシタC1は
電圧V1を保持する。つぎに、ノートクロツク信
号NCK１がSRフリツプフロツプＧ１に到達する
と、読み出し回路５を介して、読出信号TRS１
が“１”になり、上記の電圧V1がトランジスタ
スイツチQ11を通してキヤパシタCFに転送され
る。 以上のように、ノートクロツク信号NCK１が
発生すると、前回の波形サンプル値を読み出すと
共に、計算要求フラグを立てて、チヤンネルCH
１の計算タイムスロツトになるまでまち、チヤン
ネルCH１の計算タイムスロツト１になるとチヤ
ンネルCH１の波形計算を実行し、そのつぎのタ
イムスロツト２で、計算結果のDA変換とバツフ
アメモリへの書き込みを行なうようにしている。
チヤンネルCH１に供給されるノートクロツク信
号NCK１の周波数はノートデータにより異なり、
一般にＣからＢまでのほぼ２倍弱の範囲に存在し
ている。したがつて、ノートクロツクNCK１の
周波数が低いと、計算要求フラグCRF１が“１”
になつていないのに計算タイムスロツト１になる
ことがあるが、この場合はまだ波形サンプルを計
算しなくてもよいから、計算サイクル信号CLC
１は“０”を保つようにしている。逆にノートク
ロツクNCK１の周波数が高くなりすぎると、計
算タイムスロツト１の到来が間に合わないおそれ
も考えられる。計算タイムスロツト８＋２個分の
周期より大きい場合には、その心配はない。 チヤンネルCH２〜８についても同様の動作を
行なう。第３図は、チヤンネルCH１〜４に種々
の周期のノートクロツク信号NCK１〜４が到来
したときの、計算要求フラグCRF１〜４、計算
サイクル信号CLC１〜４、DA変換サイクル
（DAC１〜４）、出力サイクル（OTC１〜４）を
示している。DA変換サイクルDAC１〜４は、サ
ンプル信号SMP１〜４に対応する。出力サイク
ルOTC１〜４は、読み出し信号TRS１〜４に対
応する。計算要求フラグCRF１〜４の立上りの
太い部分は、ノートクロツク信号NCK１〜４の
発生を示している。計算タイムスロツト１〜４で
はそれぞれ、チヤンネルCH１〜４の波形計算を
行なつている。チヤンネルCH２には、周期の大
きいノートクロツク信号が印加されているので、
計算タイムスロツト２は１回おき強しか実際に計
算が実行されない。点線部分では計算要求フラグ
CRF２が０であるから、計算休止状態である。
チヤンネルCH３はノートクロツクNCK３の周期
が小さい場合で、つぎの計算タイムスロツトのつ
ぎのDA変換サイクルにノートクロツクNCK３が
発生したため、計算実行が１回遅れているが、出
力サイクルは正常に動作する例である。チヤンネ
ルCH４は、計算タイムスロツトにノートクロツ
クNCK４が発生したために計算実行を遅らせた
が、出力サイクルは正常に動作する例である。 以上のように、内部の計算のサイクルと、外部
の読み出しのサイクルとが、同期できず、かつ、
読み出し周期が複数個あり、読み出しタイミング
が複数のチヤンネル間で一致してしまう場合が発
生するようなシステムにおいても、本実施例のよ
うにすることにより、書き込みとDA変換を内部
に同期させておいて、なおかつ、読み出しは、各
チヤンネル独立に行なうことが可能になる。 第１図の実施例では、波形計算器７とゲート８
をチヤンネルごとに独立に設けたが、第３図のタ
イミング図では計算タイムスロツトが完全に独立
であり、書き込みも同様に独立であるから、それ
ぞれ１チヤンネル分だけ持ちTDM（時分割多重
化）動作をさせても良い。 第４図は、さらに計算要求検出制御回路６も
TDM動作させるようにした本発明の別の実施例
である。 第５図に第４図の各部のタイミングと信号波形
を示す。 第４図において、第１図の実施例と同様の機能
を有するものには同番号をつけ説明を省く。 タイミングパルスジエネレータTPG２は、第
５図に示すように、計算クロツク信号CCK、計
算開始信号CST、計算終了信号CENを発生する。
｛TS｝は計算タイムスロツト１〜８を指定する３
ビツトコードＡ，Ｂ，Ｃより成る信号である。こ
れらの信号群は、計算要求検出制御回路６に供給
される。計算要求検出制御回路６は、アンドゲー
ト２０，２１，２４、SRフリツプフロツプ２２、
シフトレジスタ２５、マルチプレクサ２７、デマ
ルチプレクサ２６と２８とにより構成される。７
はTDM化された波形計算器、８はラツチ、９は
DA変換器である。その他は第１図の実施例と同
様である。 第５図において、マスタクロツクMCKは１回
分周され計算クロツク信号CCKとなる。計算ク
ロツク信号CCKが10個で１つの計算タイムスロ
ツトを形成する。各計算タイムスロツトは｛TS｝
で指示される。｛Ａ，Ｂ，Ｃ｝＝｛１、１、１）が
計算タイムスロツトを表わす。各タイムスロツト
の最初の計算クロツク信号CCKが計算開始信号
CST、最後の計算クロツク信号CCKが計算終了
信号CENになる。 第１図の実施例と同様に計算要求フラグCRF
１〜８が計算要求フラグレジスタ４に立つ。これ
らの計算要求フラグCRF１〜８はマルチプレク
サ２７で順にスキヤンされる。｛TS｝＝（111）の
とき、計算要求フラグCRF１が選択されアンド
ゲート２０，２１に印加される。計算要求フラグ
CRF１＝“１”ならSRフリツプフロツプ２２がセ
ツトされ、計算サイクル信号CLCが“１”にな
り、計算クロツク信号CCKが波形計算器７に供
給される。｛TS｝が波形計算器に供給されている
から、計算タイムスロツト１で行なうべきノート
データ、オクターブデータに対応する波形計算が
実行できる。計算クロツク信号CCK10個の最後
のクロツク信号で計算が完了し、計算結果はその
クロツク信号の立下りでラツチ８にラツチされ
る。ラツチクロツクはアンドゲート２１より出力
されるリセツト信号RESETが用いられる。リセ
ツト信号RESETは、SRフリツプフロツプ２２を
リセツトし、計算サイクル信号CLCを“０”に
する。このときデマルチプレクサ２６には、
｛TS｝＝（111）が入力されているから、リセツト
信号RESETは、計算要求フラグレジスタ４のチ
ヤンネルCH１すなわちSRフリツプフロツプFG
１のリセツト端子Ｒに印加され、計算要求フラグ
CRF１を“０”にする。SRフリツプフロツプ２
２の出力である計算サイクル信号CLCは、計算
クロツク信号CCK9個分のパルス幅をもつが、こ
の信号は、シフトレジスタ２５で、マスタークロ
ツク信号MCK20個分すなわち１計算タイムスロ
ツト分の遅延をされてサンプル信号SMPとして
デマルチプレクサ２８に印加される。サンプル信
号SMPが出力されるときは、｛TS｝＝（011）にな
つている。この｛011｝に対して、チヤンネル
CH１に対応するバツフアメモリが選択されるよ
うにトランジスタスイツチQ1にサンプル信号
SMPが導かれるので、ラツチ８の計算結果はDA
変換器９を介してチヤンネルCH１のバツフアメ
モリに記憶保持される。 ｛TS｝＝（011）となりチヤンネルCH２になつ
たときに、計算要求フラグCRF２が“１”であ
ればチヤンネルCH１と同様の動作を行なう。
｛TS｝＝（101）すなわちチヤンネルCH３の計算タ
イムスロツト３になつたときに計算要求フラグ
CRF３が“０”であれば、SRフリツプフロツプ
２２はセツトされない。したがつて計算サイクル
信号CLCは“０”のままであり、チヤンネルCH
３の波形計算は行なわれない。サンプル信号
SMPも“０”であるからサンプルも行なわれず、
バツフアメモリのチヤンネルCH３は、それ以前
の計算結果をそのまま保持する。 一方、各チヤンネルにノートクロツク信号
NCK１〜８が発生すると、第１図の場合と同様、
読出信号TRS１〜８が発生し、バツフアメモリ
１０の各チヤンネルに対応するキヤパシタC1〜
C8の保持電圧V1〜V8を読み出す。 第１図において、ノートデータ、オクターブデ
ータ、エーオンオフデータは、いわゆるジエネレ
ータアサイナによつて、チヤンネルCH１〜８の
どのチヤンネルに押鍵された鍵の音高、オクター
ブを割り当てるが決定にもとづくデータとして供
給されている。ジエネレータアサイナについては
公知の技術であり、その構成は本発明の本質と直
接関係がないので説明を省く。 波形計算器７は、第４図で10クロツクで新しい
サンプル値を算出するものとしたが、これは10ク
ロツクに限定されない。たとえば、あらかじめ読
み出すサンプル値がメモリに書き込まれているよ
うな場合、前回のメモリアドレスのつぎのアドレ
スを読み出せば良いから、10クロツクの必要はな
く、アドレスの歩進とメモリ読出しの時間があれ
ば十分である。 波形計算器７は、デイジタルサンプルを計算す
るものでなく、アナログサンプル値を算出するも
のでもよい。この場合、電圧制御によるミユージ
ツクシンセサイザのようなアナログコンピユータ
を活用してもよい。 第１図と第４図のバツフアメモリ１０では、各
チヤンネル１〜８の出力を加算するようにした
が、各チヤンネルのキヤパシタC1〜C8の電荷を
独立に読み出しても良い。第６図は、その一例で
ある。第６図においてバツフアメモリ１０の出力
は各トランジスタスイツチQ11〜Q18について、
独立に出力させている。３１〜３８はアナログ乗
算器である。１３は各チヤンネルの鍵の押鍵・離
鍵に対応するキーオンオフデータを受けて、楽音
の包絡線信号、いわゆるエンベロープ信号を発生
するエンベロープ信号発生器である。この実施例
では、エンベロープをバツフアメモリ１０の出力
段でかけるので、波形計算器７では第１図や第４
図の実施例と異なり、エンベロープ計算が不用で
ある。したがつ波形計算器７には、キーオンオフ
データをとくに加える必要がなくなる。 第７図は、波形計算器７の他の例である。第７
図において、５０は楽音波形の記憶された読み出
し専用メモリ（ROM）５３のウエーブアドレス
データWADを記憶するアドレスレジスタで、１
ワード８ビツトで構成され、８チヤンネルに対応
して設けられている。５１はアドレスに１を加算
する加算器、５２は加算されたアドレスデータを
オクターブデータにしたがつてビツトシフトする
シフター、５３は１ワード８ビツト256アドレス
からなる読み出し専用メモリROMで、楽音波形
の１周期分を格納したものである。アドレスレジ
スセ５０には、計算タイムスロツトコード｛TS｝
と読み出し書き込み信号Ｒ／Ｗが印加され、
｛TS｝で指定されるレジスタの格納しているウエ
ーブアドレスデータWADがずＲ／Ｗ＝“１”に
より読み出され加算器５１で＋１されて、Ｒ／Ｗ
＝“０”で再び同じレジスタに書き込まれる。し
たがつてアドレスデータWADは＋１ずつ進んで
ゆく。計算タイムスロツトにおいて、計算サイク
ル信号CLC＝“０”なら計算の必要がないから、
アンドゲート６０により＋１データが阻止され
て、ウエーブアドレスデータWADは、もとのま
まになる。ウエーブアドレスデータWADはシフ
ト５２により、オクターブの高さに対応してシフ
トされる。１ビツト高位にシフトされると読み出
し専用メモリROM５３のアドレスとしては、増
分が２倍になるからROMアドレスの歩進が速く
なり、発生する波形の基本周波数が２倍になる。
読み出し専用メモリROM５３の出力である波形
サンプルデータWDは掛算DA変換器５８のデー
タ入力端子に印加される。５４はエンベロープア
ドレスデータEADを格納するレジスタで、８チ
ヤンネル分あり、計算タイムスロツトコード
｛TS｝と読み出し書き込み信号Ｒ／Ｗとにより任
意のレジスタの読み書きができる。５６は歩進デ
ータ発生器で、ノートデータごとに異なつた歩進
データを保有し、各計算タイムスロツトごとに、
そのノートに対応する歩進数を出力する。５５は
選択された歩進数とエンベロープアドレスデータ
EADとを加算する加算器である。加算器５５の
出力はレジスタ５４とROM５７に供給される。
５７は楽音のエンベロープの立上りから立下りま
での波形データを記憶しているメモリである。 鍵が押されるとキーオンデータが“１”になり
レジスタ５４のうちの所定のチヤンネルのレジス
タの内容であるエンベロープアドレスデータ
EADが初期化され０になる。そして、エンベロ
ープアドレスデータEAD＝０に12の歩進数のう
ち、押鍵されたノートに対応する歩進数ΔEAD
が加えられ、再びもとのレジスタに格納されると
共に、EAD＋ΔEADのアドレスのエンベロープ
データEDが読み出し専用メモリROM５７から読
み出される。もし、そのときの計算サイクル信号
CLCが“０”ならエンベロープアドレスデータ
EADは歩進しない。このようにして、押鍵され
ると、音の立上りから立下りまでのエンベロープ
データEDが読み出され、DA変換器５９により、
アナログ電圧のエンベロープ信号VENVが得られ
る。以上の動作は計算タイムスロツト単位で
TDM化されているから、エンベロープ信号VENV
もTDM化されて出力される。エンベロープ信号
VENVは、掛算DA変換器５８の基準電圧になつて
いる。 掛算DA変換器５８は、基準電圧Vref＝VENVと、
波形データ入力WDとの掛算結果を出力電圧とし
て出力する機能をもつ。したがつて掛算DA変換
器５８の出力は、読み出し専用メモリROM５３
の格納している音源波形サンプルと読み出し専用
メモリROM５７の格納しているエンベロープ波
形サンプルとの掛算を半デイジタル的に行なつた
ものとなり、かつ、そのタイミングは内部の計算
タイムスロツト１〜８に同期して出力される。し
たがつて、第４図と同様のバツフアメモリ１０に
印加すれば、所望のノートクロツクの生起タイミ
ングに、エンベロープ付の音源サンプル値として
読み出せる。 第７図の実施例の特徴は、DA変換器５８と５
９の２つを用いることにより、デイジタル掛算を
用いずに、エンベロープの乗算ができる点にあ
る。DA変換器５８と５９の間、またはDA変換
器５８の出力に、さらに掛算DA変換器を追加し
て、そのデイジタル入力に全体の振幅に相当する
データを入力することにより、各チヤンネルの楽
音信号のレベルを独立に設定することもできる。 キーオンオフデータとエンベロープ曲線の関係
については、上記実施例はもつとも簡単な場合に
ついて述べている。キーオフ後にエンベロープが
急速に減衰するダンパーなどの機能をもたせても
よい。 つぎに、バツフアメモリ１０について説明す
る。第１図におけるバツフアメモリ１０の出力に
は、オペアンプ１１と帰還用キヤパシタCFとが
設けられ、バツフアメモリ１０の各チヤンネルの
出力を加算するようにしているが、オペアンプ１
１とキヤパシタCFには、加算作用だけでなく積
分作用がある。すなわち、オペアンプ１１とキヤ
パシタCFはホールド回路であり、このホールド
回路はキヤパシタC1〜C8の各々が独立に保持し
ていた電荷を所定のタイミングでトランジスタス
イツチQ11〜Q18を介して受け入れる。電荷を受
け入れたあとは、リーク電流を無視すればCF／
C1，CF／C2，……，Ｃ／C8に応じた電圧を保持
し続ける。このように、キヤパシタCFの端子間
電圧は、そのまま保持される。積分の代りにホー
ルド作用と云つてもよい。云いかえると、読み出
された前回のサンプル電圧は、そのまま保持され
ることになる。したがつて、第１図におけるバツ
フアメモリ１０への書き込み電圧は、波形の差分
値である必要がある。波形の差分値を得るには、
波形計算器７の出力する波形サンプルデータの前
回値WD（nT−Ｔ）と今回値WD（nT）の差 WD（nT）−WD（nT−Ｔ） を計算して出力するようにすればよい。なぜな
ら、第１３図ａに示すように方形波を差分形式で
波形サンプリングした場合には、オペアンプ１１
の出力は積算または積分されて第１３図ｂに示す
ような波形となる。したがつて、逆にある所望の
波形を端子１２に得ようとすると、DA変換器９
の出力すべき波形は差分形式（または微分）のデ
ータにしておく必要がある。これらの演算はデイ
ジタル的に行なうことができる。 第４図のバツフアメモリ１０とオペアンプ１
１、キヤパシタCFを用いる場合にも同様に、差
分サンプルデータをラツチ８に書き込むことが必
要である。第６図においても、読み出し用のトラ
ンジスタスイツチQ11〜Q18の出力にホールド回
路が設けられるときには、ラツチ８には差分サン
プルデータを書き込むことが必要である。 第７図ではバツフアメモリ１０の出力にホール
ド回路が設けられているので、バツフアメモリ１
０への入力電圧は差分サンプル値でなければなら
ない。６０は差分サンプル値演算器である。第８
図は、この部分の図、第９図は差分サンプル値演
算器の例、第１０図はそのタイミング図である。
第８図において、掛算DA変換器５８とDA変換
器５９には、それぞれ波形サンプルデータWD
（nT−Ｔ），WD（nT）とエンベロープデータED
（nT−Ｔ），ED（nT）が供給される。１回前のデ
ータWD（nT−Ｔ）とED（nT−Ｔ）は第１０図
φAにおいて供給され、φBにおいては波形サンプ
ルデータWD（nT）とエンベロープデータED
（nT）、すなわち今回のデータが供給される。第
９図において、スイツチQ100、キヤパシタCA、
オペアンプ７０は、１回前のデータWD（nT−
Ｔ）×ED（nT−Ｔ）に相当する電圧Ｖ（nT−Ｔ）
を保持するサンプルホールド回路である。今回の
データWD（nT）×ED（nT）に相当する電圧Ｖ
（nT）はスイツチQ101がオンになるφBにおいてキ
ヤパシタCBの一端に印加されるが、このときそ
の他端には、スイツチQ102がオンになつて前回の
Ｖ（nT−Ｔ）が印加される。したがつてキヤパシ
タCBの端子間電圧は ΔV（nT）＝Ｖ（nT）−Ｖ（nT−Ｔ） となる。φCにおいてスイツチQ103がオンになるの
でΔV（nT）はバツフアアンプ８０を介して出力
され、バツフアメモリ１０に供給される。以上の
ようにして差分サンプル値演算器６０は波形サン
プルデータとエンベロープデータの積である楽音
サンプルデータの差分電圧をつくり出す。 第１１図は、バツフアメモリ１０の他の実施例
である。第１１図ＡにおいてQ1，Q11，Q21はト
ランジスタスイツチ、C1はキヤパシタ、R1は加
算用抵抗、オペアンプ１１と抵抗RFは加算増幅
器を構成するものである。R2はチヤンネル２用
の加算用抵抗である。第１１図Ｂは第１１図Ａの
各点の信号の波形を示す。入力端子１１０には
DA変換器の出力が電流I1Nの形で入力される。ト
ランジスタQ1は信号S1によりTS1の間オンになり
キヤパシタC1を充電する。TS1の前縁で信号S2に
よりトランジスタQ21がオンになりキヤパシタC1
は放電されているので、時間TS1の間に、 VCAP＝I1N・TS1／Ｃ が充電され保持される。トランジスタQ11の
TRS1が来ると、キヤパシタC1の抵抗R1に対する
放電電流に応じて、抵抗RFに電圧が発生し、端
子１２に放電々流に応じた電圧波形が読み出され
る。TS1はチヤンネル１のノート周波数に反比例
した時間幅を持つようにする。ノート周波数
NOTEが高いとサンプルの発生頻度が高いから、
各サンプルのエネルギー、すなわちキヤパシタ
C1の電荷量がノート周波数に関して同じ場合、
ノート周波数NOTEに比例して出力波形のレベル
が大きくなる。このようになると１オクターブ内
の半音階にしたがつて、ノートが高くなるにつれ
て音量が21/12＝0.5dBずつ大きくなり不都合であ
る。そこで、第１１図ではノート周波数NOTEに
反比例してVCAPの保持電圧を制御しているから、
どの音階でも、レベルの差がほぼ一定にできる。 TS1をノート周波数NOTEに反比例させるには、
単安定マルチバイブレータにより12通りのパルス
幅をつくり、これで選択するようにしたり、カウ
ンタによつて、パルス幅の異なるS1信号をつくる
ようにすればよい。 第１２図はバツフアメモリ１０の他の実施例を
示すものであり、第１２図Ａはその回路例、第１
２図Ｂはその波形を示す。第１１図に比較する
と、トランジスタスイツチQ21がなく、トランジ
スタスイツチQ1とQ11に印加されるパルスが異な
る。入力端子１１０には、波形サンプル値の電圧
が印加される。サンプル信号SMP１でキヤパシ
タC1は充電される。トランジスタスイツチQ11に
は、TRS１信号と同じタイミングでパルス幅TM1
の信号MTRS１が印加される。トランジスタス
イツチQ11がオンになると、キヤパシタC1の放電
電流IR1が抵抗R1を介して抵抗RFに流れ込む。パ
ルス幅TM1は、ノート周波数NOTEに、ほぼ反比例
するようにしておく。このようにすれば、ノート
周波数NOTEが高いほど、電流IR1の流れる時間が
短かく、エネルギーは小さくなる。一方、第１１
図において説明したように、出力の発生頻度はノ
ート周波数に比例するから、両者が相殺し合つ
て、ノートによらず、出力レベルはほぼ一定にな
る。 第１１図と第１２図の実施例では、出力の加算
増幅器としてホールド機能がないから、入力とし
ては、差分サンプル値である必要がない。 上記第１図、第４図の説明では、計算要求の生
起を並列に記録し、あらかじめ順序をもつた計算
タイムスロツトにおいて計算するようにした。別
の実施例としてつぎのようにしてもよい。 すなわち、計算要求が生起すると、そのチヤン
ネル番号を８個のレジスタに生起の順に記録す
る。８個のレジスタはFIFO（フアーストインフア
ーストアウト）メモリで良い。計算要求がいくつ
かのチヤンネルで同時に生起することもあるが、
このときは、チヤンネル番号の順に優先順序をつ
けることにする。このためには、マイコンなどの
周辺ICとしてデイジーチエーン型の割込制御回
路と同様の回路を使えばよい。波形発生器は、
FIFOメモリを読み出し、計算すべきチヤンネル
番号を知り、そのチヤンネルに対応するノート、
オクターブの波形サンプル値を計算し、書き込み
必要を介してバツフアメモリの対応するチヤンネ
ルに計算結果を書き込む。書き込みが終ると、再
びFIFOメモリを読み出し、つぎの波形計算を実
行する。一方、計算結果の読み出しは、FIFOメ
モリへの計算要求の生起の記録時に行なわれる。 本実施例では、FIFOメモリに計算要求チヤン
ネル番号があれば、連続的にいずれかのチヤンネ
ルの波形計算を行なうが、FIFOメモリに計算要
求の記録がなくなると、波形計算は停止する。ま
た、波形計算の順序は、要求生起の順序になる。 上記説明では、第１図、第４図において、ノー
トクロツクをノートデータにより選択した。した
がつてオクターブについては、波形の基本周期内
のサンプル数を、倍や半分にすることによりオク
ターブ異なる波形をつくつている。しかし、これ
に限定されることなく、ノートクロツクを分周す
ることにより、オクターブ情報も含んだ読み出し
信号をつくることもできる。 また、ノートクロツクとしてＣ，Ｃ＃ ，Ｄ，Ｄ
＃ ，Ｅ，Ｆのみとし、Ｆ＃ ，Ｇ，Ｇ＃ ，Ａ，Ａ
＃ ，Ｂについてはサンプル数を変えることによ
り、全12半音階をつくることもできる。要する
に、ノートセレクタ３で行ない、オクターブ制御
を波形計算器７で行なうよう完全に分離する方法
に限られることはない。 発明の効果 以上説明したように、本発明の波形読み出し装
置は、読み出し周波数にしたがつて周期的に発生
する読み出し周波数に対応した計算要求の生起を
計算要求フラグレジスタに書き込み、波形発生器
に、計算要求フラグレジスタを参照して計算要求
の生起がある場合に新たな波形サンプル値を発生
させ、書き込み装置を介して上記バツフアメモリ
に書き込むとともに上記生起の記録を消去し、上
記読み出し周波数にしたがつて、上記新しい波形
サンプル値が書き込まれたバツフアメモリから、
上記読み出し装置が上記新しい波形サンプル値を
読み出すようにして、上記相異なる少なくとも２
つの読み出し周波数のそれぞれに同期した波形を
同時に出力可能としたものである。 したがつて、ノートクロツク周波数を、マスタ
クロツク周波数と独立に設定しても、内部計算と
読み出しとが非同期で良いから正常な動作が実現
できる。したがつて、各ノートクロツク周波数に
ビブラートや、グライド、ポルタメントなどを独
立にかけてもさしつかえない。 また書き込み装置のうち、とくにDA変換器は
１個でよいだけでなく、それらが、チヤンネルご
とに独立に動作するから、２つのチヤンネルの音
を同時に鳴らしても、量子化ひずみによる混変調
ひずみの発生がない。したがつて、８ビツト程度
の安価なDA変換器を使うことができる。 さらに波形の基本周波数に対してサンプリング
周波数を整数倍にすることができるから、発生す
る折り返し成分や、量子化により生じるサンプル
波形の高調波成分を、すべて、基本周波数の高調
波成分を、すべて、基本周波数の高調波に一致さ
せることができ、したがつてにごりのない音をつ
くることができる。
れぞれ計算要求フラグレジスタ４に印加される。
計算要求フラグレジスタ４は、８個のSRフリツ
プフロツプFG１〜８で構成される。ノートクロ
ツクNCK１〜８はそれぞれSRフリツプフロツプ
FG１〜８のセツト端子Ｓに印加される。そして、
ノートクロツクNCK１〜８が出力される。そし
て、ノートクロツクNCK１〜８が出力されるた
びにSRフリツプフロツプFG１〜８はそれぞれセ
ツトされ、それらの出力である計算要求フラグ１
〜８（CRF１〜８）が“１”となる。SRフリツ
プフロツプFG１〜８のリセツト端子Ｒには、後
述する計算終了信号CEN１〜８が印加され、こ
の計算終了信号CEN１〜８が“１”になるたび
に計算要求フラグCRF１〜８は“０”になる。 ５は読み出し装置で、読み出し信号TRS１〜
８を発生する。読み出し信号は計算要求フラグ
CRF１〜８の立上りから始まる所定の幅を持つ
たパルス信号であつて、ノートクロツクNCK１
〜８の周波数で繰り返す。読み出し装置５は、マ
スタクロツクMCKによりシフト動作するシフト
レジスタSR１〜８と一方にインバータのついた
アンドゲートとにより構成され、８つの各チヤン
ネルに対応して設けられている。 ６は計算要求検出制御器、７は波形計算器で、
これらの６と７で波形発生器を構成する。計算要
求検出制御器６には、８チヤンネルのそれぞれに
対応してCTL１〜８の８個が設けられている。
チヤンネル１について説明する。タイミングパル
ス発生器TPG２は、計算開始信号CST１と計算
終了信号CEN１とサンプル終了信号SEN１およ
び計算クロツク信号CCKをCTL１に供給してい
る。アンドゲート２０と２１の一方の入力端子に
計算要求フラグCRF１が印加され、他方に、計
算開始信号CST１と計算終了信号CEN１がそれ
ぞれ印加されている。アンドゲート２０，２１の
出力はSRフリツプフロツプ２２のセツト端子Ｓ
とリセツト端子Ｒとにそれぞれ印加される。アン
ドゲート２１の出力はさらにSRフリツプフロツ
プ２３のセツト端子Ｓと、計算要求フラグレジス
タ４の中のSRフリツプフロツプFG１のリセツト
端子Ｒにも印加されている。SRフリツプフロツ
プ２３のリセツト端子Ｒにはサンプル終了信号
SEN１が印加されている。SRフリツプフロツプ
２２の出力Ｑは計算サイクル信号CLC１として
アンドゲート２４に加わり、計算クロツク信号
CCKの波形計算器７のチヤンネルCH１への印加
をコントロールしている。SRフリツプフロツプ
２３の出力Ｑは、サンプル信号SMP１として後
述する書き込み装置８のゲートG1と、バツフア
メモリ１０のスイツチQ1に印加されている。 波形計算器７はチヤンネルCH１〜８の８チヤ
ンネル分あり、ノートデータ、オクターブデー
タ、キーオンオフデータにしたがつて、所定の音
階とオクターブを持つた楽音波形のサンプル値
を、計算クロツク信号CCKに従つて計算し、ゲ
ートG1〜G8へ出力する。所定のクロツク数で、
新たな波形のサンプル値を計算するものであれば
良い。 書き込み装置８は、ラツチまたはゲートG1〜
G8とDA変換器９とより成る。波形計算器７が計
算を終了して正しい出力を出している間、サンプ
ル信号SMP１〜８に対応して、サンプル値を次
段のDA変換器９に供給する。サンプル信号SMP
１〜８が“０”のときには、各ゲートG1〜G8の
出力は高インピーダンスになり、他のゲートへ影
響しないようになつている。DA変換器９の出力
は、バツフアメモリ１０に印加される。 バツフアメモリ１０は書き込み用のトランジス
タスイツチQ1〜Q8と、電圧を保持するキヤパシ
タC1〜C8、および読み出し用のトランジスタス
イツチQ11〜Q18とより成る。書き込み用のトラ
ンジスタスイツチQ1〜Q8のゲートにはサンプル
信号SMP１〜８がそれぞれ印加され、読み出し
用トランジスタスイツチQ1〜Q8には読み出し信
号TRS１〜８がそれぞれ印加されている。サン
プル信号SMP１が“１”になりトランジスタス
イツチQ1に加わるとトランジスタスイツチQ1は
ONになり、DA変換器９の出力電圧V1がトラン
ジスタスイツチQ1を介してキヤパシタC1に充電
され、その後サンプル信号SMP１が“０”にな
ると、電圧V1は保持される。読み出し信号TRS
１が“１”になるとスイツチQ11がオンになり、
キヤパシタC1上の電荷は、オペアンプ１１とキ
ヤパシタCFより成る加算ホールド回路に流れ込
み、出力端子１２に出力電圧 −V1C1／CF が現われ、保持される。 第２図は、第１図の実施例の主要部分の動作タ
イミングを示している。第２図において、計算タ
イムスロツトが１〜８まで用意されている。計算
タイムスロツト１の初めに計算開始信号CST１
が発生する。計算タイムスロツト１の終りに計算
終了信号CEN１が発生する。計算タイムスロツ
ト２の終りにサンプル終了信号SEN１が発生す
る。これらのパルスは計算タイムスロツト１〜８
を周期として繰返し発生している。この周期を無
関係の周期でかつノートデータに対応したノート
クロツクNCK１がチヤンネル１に対して発生す
ると、第２図のNCK１により計算要求フラグレ
ジスタ５のFG１がセツトされ、計算要求フラグ
CRF１が“１”になる。計算要求フラグCRF１
は計算タイムスロツト１つの幅より少し小さい時
間だけシフトレジスタSR１により遅延されゲー
トされて読み出し信号TRS１が発生する。計算
要求フラグCRF１が“１”のまま、計算タイム
スロツト１になつて、計算開始信号CST１が発
生すると、この計算開始信号CST１はゲート２
０を通過し、SRフリツプフロツプ２２をセツト
するので、計算サイクル信号CLC１が“１”に
なる。計算サイクル信号CLC１はアンドゲート
２４を開いて計算クロツク信号CCKが波形計算
器７のチヤンネルCH１に加わり、新しい波形サ
ンプル計算が実行される。計算は計算タイムスロ
ツト内で完了し、計算終了信号CEN１が到来す
ると、このときアンドゲート２１には計算要求フ
ラグCRF１が“１”のまま加わつているから、
計算終了信号CEN１はSRフリツプフロツプ２２
をリセツト、SRフリツプフロツプ２３をセツト、
SRフリツプフロツプFG１をリセツトする。した
がつて計算サイクル信号CLC１は“０”となり、
ゲート２４は閉じて計算クロツク信号CCKの供
給は終る。SRフリツプフロツプFG１の出力であ
る計算要求フラグCRF１は“０”となり、計算
要求の生起に対応した計算の実行が終了したこと
を示す。計算要求フラグレジスタ４のSRフリツ
プフロツプFG１はつぎのノートクロツクNCK１
の到来に備える。SRフリツプフロツプ２３がセ
ツトされたのでサンプル信号SMP１が“１”に
なり、ゲートG1を開き、計算結果である波形サ
ンプルをDA変換器９に供給する。そしてトラン
ジスタスイツチQ1もオンになり、DA変換器９の
出力電圧V1がキヤパシタC1に印加される。キヤ
パシタC1の電圧が充分正確に電圧V1になるまで
充電されたあと、サンプル終了信号SEN１が発
生し、SRフリツプフロツプ２３をリセツトし、
サンプル信号SMP１が“０”になる。サンプル
信号SMP１が“０”になるとゲートG1が閉じて
出力は高インピーダンスになり、同時にトランジ
スタスイツチQ1もオフになり、キヤパシタC1は
電圧V1を保持する。つぎに、ノートクロツク信
号NCK１がSRフリツプフロツプＧ１に到達する
と、読み出し回路５を介して、読出信号TRS１
が“１”になり、上記の電圧V1がトランジスタ
スイツチQ11を通してキヤパシタCFに転送され
る。 以上のように、ノートクロツク信号NCK１が
発生すると、前回の波形サンプル値を読み出すと
共に、計算要求フラグを立てて、チヤンネルCH
１の計算タイムスロツトになるまでまち、チヤン
ネルCH１の計算タイムスロツト１になるとチヤ
ンネルCH１の波形計算を実行し、そのつぎのタ
イムスロツト２で、計算結果のDA変換とバツフ
アメモリへの書き込みを行なうようにしている。
チヤンネルCH１に供給されるノートクロツク信
号NCK１の周波数はノートデータにより異なり、
一般にＣからＢまでのほぼ２倍弱の範囲に存在し
ている。したがつて、ノートクロツクNCK１の
周波数が低いと、計算要求フラグCRF１が“１”
になつていないのに計算タイムスロツト１になる
ことがあるが、この場合はまだ波形サンプルを計
算しなくてもよいから、計算サイクル信号CLC
１は“０”を保つようにしている。逆にノートク
ロツクNCK１の周波数が高くなりすぎると、計
算タイムスロツト１の到来が間に合わないおそれ
も考えられる。計算タイムスロツト８＋２個分の
周期より大きい場合には、その心配はない。 チヤンネルCH２〜８についても同様の動作を
行なう。第３図は、チヤンネルCH１〜４に種々
の周期のノートクロツク信号NCK１〜４が到来
したときの、計算要求フラグCRF１〜４、計算
サイクル信号CLC１〜４、DA変換サイクル
（DAC１〜４）、出力サイクル（OTC１〜４）を
示している。DA変換サイクルDAC１〜４は、サ
ンプル信号SMP１〜４に対応する。出力サイク
ルOTC１〜４は、読み出し信号TRS１〜４に対
応する。計算要求フラグCRF１〜４の立上りの
太い部分は、ノートクロツク信号NCK１〜４の
発生を示している。計算タイムスロツト１〜４で
はそれぞれ、チヤンネルCH１〜４の波形計算を
行なつている。チヤンネルCH２には、周期の大
きいノートクロツク信号が印加されているので、
計算タイムスロツト２は１回おき強しか実際に計
算が実行されない。点線部分では計算要求フラグ
CRF２が０であるから、計算休止状態である。
チヤンネルCH３はノートクロツクNCK３の周期
が小さい場合で、つぎの計算タイムスロツトのつ
ぎのDA変換サイクルにノートクロツクNCK３が
発生したため、計算実行が１回遅れているが、出
力サイクルは正常に動作する例である。チヤンネ
ルCH４は、計算タイムスロツトにノートクロツ
クNCK４が発生したために計算実行を遅らせた
が、出力サイクルは正常に動作する例である。 以上のように、内部の計算のサイクルと、外部
の読み出しのサイクルとが、同期できず、かつ、
読み出し周期が複数個あり、読み出しタイミング
が複数のチヤンネル間で一致してしまう場合が発
生するようなシステムにおいても、本実施例のよ
うにすることにより、書き込みとDA変換を内部
に同期させておいて、なおかつ、読み出しは、各
チヤンネル独立に行なうことが可能になる。 第１図の実施例では、波形計算器７とゲート８
をチヤンネルごとに独立に設けたが、第３図のタ
イミング図では計算タイムスロツトが完全に独立
であり、書き込みも同様に独立であるから、それ
ぞれ１チヤンネル分だけ持ちTDM（時分割多重
化）動作をさせても良い。 第４図は、さらに計算要求検出制御回路６も
TDM動作させるようにした本発明の別の実施例
である。 第５図に第４図の各部のタイミングと信号波形
を示す。 第４図において、第１図の実施例と同様の機能
を有するものには同番号をつけ説明を省く。 タイミングパルスジエネレータTPG２は、第
５図に示すように、計算クロツク信号CCK、計
算開始信号CST、計算終了信号CENを発生する。
｛TS｝は計算タイムスロツト１〜８を指定する３
ビツトコードＡ，Ｂ，Ｃより成る信号である。こ
れらの信号群は、計算要求検出制御回路６に供給
される。計算要求検出制御回路６は、アンドゲー
ト２０，２１，２４、SRフリツプフロツプ２２、
シフトレジスタ２５、マルチプレクサ２７、デマ
ルチプレクサ２６と２８とにより構成される。７
はTDM化された波形計算器、８はラツチ、９は
DA変換器である。その他は第１図の実施例と同
様である。 第５図において、マスタクロツクMCKは１回
分周され計算クロツク信号CCKとなる。計算ク
ロツク信号CCKが10個で１つの計算タイムスロ
ツトを形成する。各計算タイムスロツトは｛TS｝
で指示される。｛Ａ，Ｂ，Ｃ｝＝｛１、１、１）が
計算タイムスロツトを表わす。各タイムスロツト
の最初の計算クロツク信号CCKが計算開始信号
CST、最後の計算クロツク信号CCKが計算終了
信号CENになる。 第１図の実施例と同様に計算要求フラグCRF
１〜８が計算要求フラグレジスタ４に立つ。これ
らの計算要求フラグCRF１〜８はマルチプレク
サ２７で順にスキヤンされる。｛TS｝＝（111）の
とき、計算要求フラグCRF１が選択されアンド
ゲート２０，２１に印加される。計算要求フラグ
CRF１＝“１”ならSRフリツプフロツプ２２がセ
ツトされ、計算サイクル信号CLCが“１”にな
り、計算クロツク信号CCKが波形計算器７に供
給される。｛TS｝が波形計算器に供給されている
から、計算タイムスロツト１で行なうべきノート
データ、オクターブデータに対応する波形計算が
実行できる。計算クロツク信号CCK10個の最後
のクロツク信号で計算が完了し、計算結果はその
クロツク信号の立下りでラツチ８にラツチされ
る。ラツチクロツクはアンドゲート２１より出力
されるリセツト信号RESETが用いられる。リセ
ツト信号RESETは、SRフリツプフロツプ２２を
リセツトし、計算サイクル信号CLCを“０”に
する。このときデマルチプレクサ２６には、
｛TS｝＝（111）が入力されているから、リセツト
信号RESETは、計算要求フラグレジスタ４のチ
ヤンネルCH１すなわちSRフリツプフロツプFG
１のリセツト端子Ｒに印加され、計算要求フラグ
CRF１を“０”にする。SRフリツプフロツプ２
２の出力である計算サイクル信号CLCは、計算
クロツク信号CCK9個分のパルス幅をもつが、こ
の信号は、シフトレジスタ２５で、マスタークロ
ツク信号MCK20個分すなわち１計算タイムスロ
ツト分の遅延をされてサンプル信号SMPとして
デマルチプレクサ２８に印加される。サンプル信
号SMPが出力されるときは、｛TS｝＝（011）にな
つている。この｛011｝に対して、チヤンネル
CH１に対応するバツフアメモリが選択されるよ
うにトランジスタスイツチQ1にサンプル信号
SMPが導かれるので、ラツチ８の計算結果はDA
変換器９を介してチヤンネルCH１のバツフアメ
モリに記憶保持される。 ｛TS｝＝（011）となりチヤンネルCH２になつ
たときに、計算要求フラグCRF２が“１”であ
ればチヤンネルCH１と同様の動作を行なう。
｛TS｝＝（101）すなわちチヤンネルCH３の計算タ
イムスロツト３になつたときに計算要求フラグ
CRF３が“０”であれば、SRフリツプフロツプ
２２はセツトされない。したがつて計算サイクル
信号CLCは“０”のままであり、チヤンネルCH
３の波形計算は行なわれない。サンプル信号
SMPも“０”であるからサンプルも行なわれず、
バツフアメモリのチヤンネルCH３は、それ以前
の計算結果をそのまま保持する。 一方、各チヤンネルにノートクロツク信号
NCK１〜８が発生すると、第１図の場合と同様、
読出信号TRS１〜８が発生し、バツフアメモリ
１０の各チヤンネルに対応するキヤパシタC1〜
C8の保持電圧V1〜V8を読み出す。 第１図において、ノートデータ、オクターブデ
ータ、エーオンオフデータは、いわゆるジエネレ
ータアサイナによつて、チヤンネルCH１〜８の
どのチヤンネルに押鍵された鍵の音高、オクター
ブを割り当てるが決定にもとづくデータとして供
給されている。ジエネレータアサイナについては
公知の技術であり、その構成は本発明の本質と直
接関係がないので説明を省く。 波形計算器７は、第４図で10クロツクで新しい
サンプル値を算出するものとしたが、これは10ク
ロツクに限定されない。たとえば、あらかじめ読
み出すサンプル値がメモリに書き込まれているよ
うな場合、前回のメモリアドレスのつぎのアドレ
スを読み出せば良いから、10クロツクの必要はな
く、アドレスの歩進とメモリ読出しの時間があれ
ば十分である。 波形計算器７は、デイジタルサンプルを計算す
るものでなく、アナログサンプル値を算出するも
のでもよい。この場合、電圧制御によるミユージ
ツクシンセサイザのようなアナログコンピユータ
を活用してもよい。 第１図と第４図のバツフアメモリ１０では、各
チヤンネル１〜８の出力を加算するようにした
が、各チヤンネルのキヤパシタC1〜C8の電荷を
独立に読み出しても良い。第６図は、その一例で
ある。第６図においてバツフアメモリ１０の出力
は各トランジスタスイツチQ11〜Q18について、
独立に出力させている。３１〜３８はアナログ乗
算器である。１３は各チヤンネルの鍵の押鍵・離
鍵に対応するキーオンオフデータを受けて、楽音
の包絡線信号、いわゆるエンベロープ信号を発生
するエンベロープ信号発生器である。この実施例
では、エンベロープをバツフアメモリ１０の出力
段でかけるので、波形計算器７では第１図や第４
図の実施例と異なり、エンベロープ計算が不用で
ある。したがつ波形計算器７には、キーオンオフ
データをとくに加える必要がなくなる。 第７図は、波形計算器７の他の例である。第７
図において、５０は楽音波形の記憶された読み出
し専用メモリ（ROM）５３のウエーブアドレス
データWADを記憶するアドレスレジスタで、１
ワード８ビツトで構成され、８チヤンネルに対応
して設けられている。５１はアドレスに１を加算
する加算器、５２は加算されたアドレスデータを
オクターブデータにしたがつてビツトシフトする
シフター、５３は１ワード８ビツト256アドレス
からなる読み出し専用メモリROMで、楽音波形
の１周期分を格納したものである。アドレスレジ
スセ５０には、計算タイムスロツトコード｛TS｝
と読み出し書き込み信号Ｒ／Ｗが印加され、
｛TS｝で指定されるレジスタの格納しているウエ
ーブアドレスデータWADがずＲ／Ｗ＝“１”に
より読み出され加算器５１で＋１されて、Ｒ／Ｗ
＝“０”で再び同じレジスタに書き込まれる。し
たがつてアドレスデータWADは＋１ずつ進んで
ゆく。計算タイムスロツトにおいて、計算サイク
ル信号CLC＝“０”なら計算の必要がないから、
アンドゲート６０により＋１データが阻止され
て、ウエーブアドレスデータWADは、もとのま
まになる。ウエーブアドレスデータWADはシフ
ト５２により、オクターブの高さに対応してシフ
トされる。１ビツト高位にシフトされると読み出
し専用メモリROM５３のアドレスとしては、増
分が２倍になるからROMアドレスの歩進が速く
なり、発生する波形の基本周波数が２倍になる。
読み出し専用メモリROM５３の出力である波形
サンプルデータWDは掛算DA変換器５８のデー
タ入力端子に印加される。５４はエンベロープア
ドレスデータEADを格納するレジスタで、８チ
ヤンネル分あり、計算タイムスロツトコード
｛TS｝と読み出し書き込み信号Ｒ／Ｗとにより任
意のレジスタの読み書きができる。５６は歩進デ
ータ発生器で、ノートデータごとに異なつた歩進
データを保有し、各計算タイムスロツトごとに、
そのノートに対応する歩進数を出力する。５５は
選択された歩進数とエンベロープアドレスデータ
EADとを加算する加算器である。加算器５５の
出力はレジスタ５４とROM５７に供給される。
５７は楽音のエンベロープの立上りから立下りま
での波形データを記憶しているメモリである。 鍵が押されるとキーオンデータが“１”になり
レジスタ５４のうちの所定のチヤンネルのレジス
タの内容であるエンベロープアドレスデータ
EADが初期化され０になる。そして、エンベロ
ープアドレスデータEAD＝０に12の歩進数のう
ち、押鍵されたノートに対応する歩進数ΔEAD
が加えられ、再びもとのレジスタに格納されると
共に、EAD＋ΔEADのアドレスのエンベロープ
データEDが読み出し専用メモリROM５７から読
み出される。もし、そのときの計算サイクル信号
CLCが“０”ならエンベロープアドレスデータ
EADは歩進しない。このようにして、押鍵され
ると、音の立上りから立下りまでのエンベロープ
データEDが読み出され、DA変換器５９により、
アナログ電圧のエンベロープ信号VENVが得られ
る。以上の動作は計算タイムスロツト単位で
TDM化されているから、エンベロープ信号VENV
もTDM化されて出力される。エンベロープ信号
VENVは、掛算DA変換器５８の基準電圧になつて
いる。 掛算DA変換器５８は、基準電圧Vref＝VENVと、
波形データ入力WDとの掛算結果を出力電圧とし
て出力する機能をもつ。したがつて掛算DA変換
器５８の出力は、読み出し専用メモリROM５３
の格納している音源波形サンプルと読み出し専用
メモリROM５７の格納しているエンベロープ波
形サンプルとの掛算を半デイジタル的に行なつた
ものとなり、かつ、そのタイミングは内部の計算
タイムスロツト１〜８に同期して出力される。し
たがつて、第４図と同様のバツフアメモリ１０に
印加すれば、所望のノートクロツクの生起タイミ
ングに、エンベロープ付の音源サンプル値として
読み出せる。 第７図の実施例の特徴は、DA変換器５８と５
９の２つを用いることにより、デイジタル掛算を
用いずに、エンベロープの乗算ができる点にあ
る。DA変換器５８と５９の間、またはDA変換
器５８の出力に、さらに掛算DA変換器を追加し
て、そのデイジタル入力に全体の振幅に相当する
データを入力することにより、各チヤンネルの楽
音信号のレベルを独立に設定することもできる。 キーオンオフデータとエンベロープ曲線の関係
については、上記実施例はもつとも簡単な場合に
ついて述べている。キーオフ後にエンベロープが
急速に減衰するダンパーなどの機能をもたせても
よい。 つぎに、バツフアメモリ１０について説明す
る。第１図におけるバツフアメモリ１０の出力に
は、オペアンプ１１と帰還用キヤパシタCFとが
設けられ、バツフアメモリ１０の各チヤンネルの
出力を加算するようにしているが、オペアンプ１
１とキヤパシタCFには、加算作用だけでなく積
分作用がある。すなわち、オペアンプ１１とキヤ
パシタCFはホールド回路であり、このホールド
回路はキヤパシタC1〜C8の各々が独立に保持し
ていた電荷を所定のタイミングでトランジスタス
イツチQ11〜Q18を介して受け入れる。電荷を受
け入れたあとは、リーク電流を無視すればCF／
C1，CF／C2，……，Ｃ／C8に応じた電圧を保持
し続ける。このように、キヤパシタCFの端子間
電圧は、そのまま保持される。積分の代りにホー
ルド作用と云つてもよい。云いかえると、読み出
された前回のサンプル電圧は、そのまま保持され
ることになる。したがつて、第１図におけるバツ
フアメモリ１０への書き込み電圧は、波形の差分
値である必要がある。波形の差分値を得るには、
波形計算器７の出力する波形サンプルデータの前
回値WD（nT−Ｔ）と今回値WD（nT）の差 WD（nT）−WD（nT−Ｔ） を計算して出力するようにすればよい。なぜな
ら、第１３図ａに示すように方形波を差分形式で
波形サンプリングした場合には、オペアンプ１１
の出力は積算または積分されて第１３図ｂに示す
ような波形となる。したがつて、逆にある所望の
波形を端子１２に得ようとすると、DA変換器９
の出力すべき波形は差分形式（または微分）のデ
ータにしておく必要がある。これらの演算はデイ
ジタル的に行なうことができる。 第４図のバツフアメモリ１０とオペアンプ１
１、キヤパシタCFを用いる場合にも同様に、差
分サンプルデータをラツチ８に書き込むことが必
要である。第６図においても、読み出し用のトラ
ンジスタスイツチQ11〜Q18の出力にホールド回
路が設けられるときには、ラツチ８には差分サン
プルデータを書き込むことが必要である。 第７図ではバツフアメモリ１０の出力にホール
ド回路が設けられているので、バツフアメモリ１
０への入力電圧は差分サンプル値でなければなら
ない。６０は差分サンプル値演算器である。第８
図は、この部分の図、第９図は差分サンプル値演
算器の例、第１０図はそのタイミング図である。
第８図において、掛算DA変換器５８とDA変換
器５９には、それぞれ波形サンプルデータWD
（nT−Ｔ），WD（nT）とエンベロープデータED
（nT−Ｔ），ED（nT）が供給される。１回前のデ
ータWD（nT−Ｔ）とED（nT−Ｔ）は第１０図
φAにおいて供給され、φBにおいては波形サンプ
ルデータWD（nT）とエンベロープデータED
（nT）、すなわち今回のデータが供給される。第
９図において、スイツチQ100、キヤパシタCA、
オペアンプ７０は、１回前のデータWD（nT−
Ｔ）×ED（nT−Ｔ）に相当する電圧Ｖ（nT−Ｔ）
を保持するサンプルホールド回路である。今回の
データWD（nT）×ED（nT）に相当する電圧Ｖ
（nT）はスイツチQ101がオンになるφBにおいてキ
ヤパシタCBの一端に印加されるが、このときそ
の他端には、スイツチQ102がオンになつて前回の
Ｖ（nT−Ｔ）が印加される。したがつてキヤパシ
タCBの端子間電圧は ΔV（nT）＝Ｖ（nT）−Ｖ（nT−Ｔ） となる。φCにおいてスイツチQ103がオンになるの
でΔV（nT）はバツフアアンプ８０を介して出力
され、バツフアメモリ１０に供給される。以上の
ようにして差分サンプル値演算器６０は波形サン
プルデータとエンベロープデータの積である楽音
サンプルデータの差分電圧をつくり出す。 第１１図は、バツフアメモリ１０の他の実施例
である。第１１図ＡにおいてQ1，Q11，Q21はト
ランジスタスイツチ、C1はキヤパシタ、R1は加
算用抵抗、オペアンプ１１と抵抗RFは加算増幅
器を構成するものである。R2はチヤンネル２用
の加算用抵抗である。第１１図Ｂは第１１図Ａの
各点の信号の波形を示す。入力端子１１０には
DA変換器の出力が電流I1Nの形で入力される。ト
ランジスタQ1は信号S1によりTS1の間オンになり
キヤパシタC1を充電する。TS1の前縁で信号S2に
よりトランジスタQ21がオンになりキヤパシタC1
は放電されているので、時間TS1の間に、 VCAP＝I1N・TS1／Ｃ が充電され保持される。トランジスタQ11の
TRS1が来ると、キヤパシタC1の抵抗R1に対する
放電電流に応じて、抵抗RFに電圧が発生し、端
子１２に放電々流に応じた電圧波形が読み出され
る。TS1はチヤンネル１のノート周波数に反比例
した時間幅を持つようにする。ノート周波数
NOTEが高いとサンプルの発生頻度が高いから、
各サンプルのエネルギー、すなわちキヤパシタ
C1の電荷量がノート周波数に関して同じ場合、
ノート周波数NOTEに比例して出力波形のレベル
が大きくなる。このようになると１オクターブ内
の半音階にしたがつて、ノートが高くなるにつれ
て音量が21/12＝0.5dBずつ大きくなり不都合であ
る。そこで、第１１図ではノート周波数NOTEに
反比例してVCAPの保持電圧を制御しているから、
どの音階でも、レベルの差がほぼ一定にできる。 TS1をノート周波数NOTEに反比例させるには、
単安定マルチバイブレータにより12通りのパルス
幅をつくり、これで選択するようにしたり、カウ
ンタによつて、パルス幅の異なるS1信号をつくる
ようにすればよい。 第１２図はバツフアメモリ１０の他の実施例を
示すものであり、第１２図Ａはその回路例、第１
２図Ｂはその波形を示す。第１１図に比較する
と、トランジスタスイツチQ21がなく、トランジ
スタスイツチQ1とQ11に印加されるパルスが異な
る。入力端子１１０には、波形サンプル値の電圧
が印加される。サンプル信号SMP１でキヤパシ
タC1は充電される。トランジスタスイツチQ11に
は、TRS１信号と同じタイミングでパルス幅TM1
の信号MTRS１が印加される。トランジスタス
イツチQ11がオンになると、キヤパシタC1の放電
電流IR1が抵抗R1を介して抵抗RFに流れ込む。パ
ルス幅TM1は、ノート周波数NOTEに、ほぼ反比例
するようにしておく。このようにすれば、ノート
周波数NOTEが高いほど、電流IR1の流れる時間が
短かく、エネルギーは小さくなる。一方、第１１
図において説明したように、出力の発生頻度はノ
ート周波数に比例するから、両者が相殺し合つ
て、ノートによらず、出力レベルはほぼ一定にな
る。 第１１図と第１２図の実施例では、出力の加算
増幅器としてホールド機能がないから、入力とし
ては、差分サンプル値である必要がない。 上記第１図、第４図の説明では、計算要求の生
起を並列に記録し、あらかじめ順序をもつた計算
タイムスロツトにおいて計算するようにした。別
の実施例としてつぎのようにしてもよい。 すなわち、計算要求が生起すると、そのチヤン
ネル番号を８個のレジスタに生起の順に記録す
る。８個のレジスタはFIFO（フアーストインフア
ーストアウト）メモリで良い。計算要求がいくつ
かのチヤンネルで同時に生起することもあるが、
このときは、チヤンネル番号の順に優先順序をつ
けることにする。このためには、マイコンなどの
周辺ICとしてデイジーチエーン型の割込制御回
路と同様の回路を使えばよい。波形発生器は、
FIFOメモリを読み出し、計算すべきチヤンネル
番号を知り、そのチヤンネルに対応するノート、
オクターブの波形サンプル値を計算し、書き込み
必要を介してバツフアメモリの対応するチヤンネ
ルに計算結果を書き込む。書き込みが終ると、再
びFIFOメモリを読み出し、つぎの波形計算を実
行する。一方、計算結果の読み出しは、FIFOメ
モリへの計算要求の生起の記録時に行なわれる。 本実施例では、FIFOメモリに計算要求チヤン
ネル番号があれば、連続的にいずれかのチヤンネ
ルの波形計算を行なうが、FIFOメモリに計算要
求の記録がなくなると、波形計算は停止する。ま
た、波形計算の順序は、要求生起の順序になる。 上記説明では、第１図、第４図において、ノー
トクロツクをノートデータにより選択した。した
がつてオクターブについては、波形の基本周期内
のサンプル数を、倍や半分にすることによりオク
ターブ異なる波形をつくつている。しかし、これ
に限定されることなく、ノートクロツクを分周す
ることにより、オクターブ情報も含んだ読み出し
信号をつくることもできる。 また、ノートクロツクとしてＣ，Ｃ＃ ，Ｄ，Ｄ
＃ ，Ｅ，Ｆのみとし、Ｆ＃ ，Ｇ，Ｇ＃ ，Ａ，Ａ
＃ ，Ｂについてはサンプル数を変えることによ
り、全12半音階をつくることもできる。要する
に、ノートセレクタ３で行ない、オクターブ制御
を波形計算器７で行なうよう完全に分離する方法
に限られることはない。 発明の効果 以上説明したように、本発明の波形読み出し装
置は、読み出し周波数にしたがつて周期的に発生
する読み出し周波数に対応した計算要求の生起を
計算要求フラグレジスタに書き込み、波形発生器
に、計算要求フラグレジスタを参照して計算要求
の生起がある場合に新たな波形サンプル値を発生
させ、書き込み装置を介して上記バツフアメモリ
に書き込むとともに上記生起の記録を消去し、上
記読み出し周波数にしたがつて、上記新しい波形
サンプル値が書き込まれたバツフアメモリから、
上記読み出し装置が上記新しい波形サンプル値を
読み出すようにして、上記相異なる少なくとも２
つの読み出し周波数のそれぞれに同期した波形を
同時に出力可能としたものである。 したがつて、ノートクロツク周波数を、マスタ
クロツク周波数と独立に設定しても、内部計算と
読み出しとが非同期で良いから正常な動作が実現
できる。したがつて、各ノートクロツク周波数に
ビブラートや、グライド、ポルタメントなどを独
立にかけてもさしつかえない。 また書き込み装置のうち、とくにDA変換器は
１個でよいだけでなく、それらが、チヤンネルご
とに独立に動作するから、２つのチヤンネルの音
を同時に鳴らしても、量子化ひずみによる混変調
ひずみの発生がない。したがつて、８ビツト程度
の安価なDA変換器を使うことができる。 さらに波形の基本周波数に対してサンプリング
周波数を整数倍にすることができるから、発生す
る折り返し成分や、量子化により生じるサンプル
波形の高調波成分を、すべて、基本周波数の高調
波成分を、すべて、基本周波数の高調波に一致さ
せることができ、したがつてにごりのない音をつ
くることができる。
第１図は本発明の一実施例のブロツク図、第２
図はそのタイミング図、第３図はその動作の概念
を示すタイミング図、第４図は本発明の第２の実
施例のブロツク図、第５図はその動作タイミング
図、第６図は本発明に用いるバツフアメモリ部の
一実施例のブロツク図、第７図は本発明に用いる
波形計算器と書き込み装置およびバツフアメモリ
部の実施例のブロツク図、第８図、第９図は差分
サンプル値演算器の実施例のブロツク図、第１０
図は第８図、第９図のタイミング図、第１１図、
第１２図は、バツフアメモリの実施例のブロツク
図とその動作タイミング図、第１３図は動作を説
明するための波形図である。 １……ノートクロツクジエネレータ、２……タ
イミングジエネレータ、３……ノートクロツクセ
レクタ、４……計算要求フラグレジスタ、５……
読み出し装置、６……計算要求検出制御器、７…
…波形計算器、８……ゲートまたはラツチ、９…
…DA変換器、１０……バツフアメモリ。
図はそのタイミング図、第３図はその動作の概念
を示すタイミング図、第４図は本発明の第２の実
施例のブロツク図、第５図はその動作タイミング
図、第６図は本発明に用いるバツフアメモリ部の
一実施例のブロツク図、第７図は本発明に用いる
波形計算器と書き込み装置およびバツフアメモリ
部の実施例のブロツク図、第８図、第９図は差分
サンプル値演算器の実施例のブロツク図、第１０
図は第８図、第９図のタイミング図、第１１図、
第１２図は、バツフアメモリの実施例のブロツク
図とその動作タイミング図、第１３図は動作を説
明するための波形図である。 １……ノートクロツクジエネレータ、２……タ
イミングジエネレータ、３……ノートクロツクセ
レクタ、４……計算要求フラグレジスタ、５……
読み出し装置、６……計算要求検出制御器、７…
…波形計算器、８……ゲートまたはラツチ、９…
…DA変換器、１０……バツフアメモリ。
Claims (1)
- 【特許請求の範囲】 １ 複数の波形を発生する波形発生器と、相異な
る少なくとも２つの読み出し周波数を発生する複
数の読み出し周波数発生部と、波形要求を制御す
る装置と、書き込み装置と、キヤパシタを有する
複数のバツフアメモリと、複数の読み出し装置と
を備え、上記読み出し周波数にしたがつて周期的
に発生する読み出し周波数に対応した波形要求の
生起を上記波形発生器に知らせて新たな波形サン
プル値を発生させ、上記書き込み装置を介して上
記バツフアメモリに書き込み、上記読み出し周波
数にしたがつて、上記新しい波形サンプル値が書
き込まれたバツフアメモリから、上記読み出し装
置が上記新しい波形サンプル値を読み出すように
して、上記相異なる少なくとも２つの読み出し周
波数のそれぞれに同期した波形を同時に出力可能
とし、さらに上記書き込み装置は、デイジタルア
ナログ変換器により波形サンプル値をアナログ信
号に変換し、上記バツフアメモリはアナログ信号
を記憶するものであり、上記デイジタルアナログ
変換器は、上記少なくとも２つの読み出し周波数
に対応した多重の時分割動作を行なうようにした
ことを特徴とする波形読み出し装置。 ２ 波形発生器が時分割多重化で動作し、あらか
じめチヤンネルごとに設けられた計算タイムスロ
ツトにおいて順次指定されたチヤンネルの波形を
発生するようにした特許請求の範囲第１項記載の
波形読み出し装置。 ３ 書き込み装置の出力するアナログ信号が楽音
サンプル値の差分であつて、上記差分をバツフア
メモリに書き込み、上記バツフアメモリより読み
出された差分をホールド回路により累積するよう
にしたことを特徴とする特許請求の範囲第１項記
載の波形読み出し装置。 ４ 波形発生器は、音源波形発生器とエンベロー
プ発生器とを備え、書き込み装置はDA変換器と
掛算DA変換器とを備え、上記波形発生器の出力
する音源波形とエンベロープデータの一方を上記
DA変換器に、他方を上記掛算DA変換器に加え、
上記DA変換器の出力を上記掛算DA変換器に加
えて乗算し、その出力をバツフアメモリに書き込
むようにしたことを特徴とする特許請求の範囲第
１項記載の波形読み出し装置。 ５ 掛算DA変換器の出力を差分演算してバツフ
アメモリに書き込むようにしたことを特徴とする
特許請求の範囲第４項記載の波形読み出し装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126413A JPS5915989A (ja) | 1982-07-19 | 1982-07-19 | 波形読み出し装置 |
| EP83304130A EP0102169B1 (en) | 1982-07-19 | 1983-07-15 | Wave reading apparatus |
| DE8383304130T DE3373737D1 (en) | 1982-07-19 | 1983-07-15 | Wave reading apparatus |
| CA000432688A CA1211163A (en) | 1982-07-19 | 1983-07-19 | Wave reading apparatus |
| US06/515,255 US4528884A (en) | 1982-07-19 | 1983-07-19 | Wave reading apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126413A JPS5915989A (ja) | 1982-07-19 | 1982-07-19 | 波形読み出し装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5915989A JPS5915989A (ja) | 1984-01-27 |
| JPH03639B2 true JPH03639B2 (ja) | 1991-01-08 |
Family
ID=14934545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126413A Granted JPS5915989A (ja) | 1982-07-19 | 1982-07-19 | 波形読み出し装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915989A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523421A (en) * | 1975-06-26 | 1977-01-11 | Kawai Musical Instr Mfg Co Ltd | Sound source appliance of electronic musical instrument |
| JPS55144296A (en) * | 1979-04-27 | 1980-11-11 | Nippon Musical Instruments Mfg | Electronic musical instrument |
-
1982
- 1982-07-19 JP JP57126413A patent/JPS5915989A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5915989A (ja) | 1984-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1172475A (en) | Electronic musical instrument | |
| US4133241A (en) | Electronic musical instrument utilizing recursive algorithm | |
| JPS5833297A (ja) | 電子楽器 | |
| GB2047999A (en) | Digital waveform generating apparatus | |
| US4114497A (en) | Electronic musical instrument having a coupler effect | |
| CA1076400A (en) | Digital generator for musical notes | |
| US4528884A (en) | Wave reading apparatus | |
| US4562763A (en) | Waveform information generating system | |
| JPH03639B2 (ja) | ||
| JPH0423277B2 (ja) | ||
| US4338844A (en) | Tone source circuit for electronic musical instruments | |
| JPS646480B2 (ja) | ||
| JPS60495A (ja) | 波形読み出し装置 | |
| JP3561939B2 (ja) | 波形メモリ音源 | |
| US4936179A (en) | Electronic musical instrument | |
| JPS6153696A (ja) | 電子楽器 | |
| JPS583238B2 (ja) | 電子楽器 | |
| JPS6352399B2 (ja) | ||
| JPS5846036B2 (ja) | 電子楽器 | |
| JPS61209496A (ja) | 電子楽器 | |
| JPH0567957B2 (ja) | ||
| JPS63261397A (ja) | 電子楽器 | |
| JPS61283098A (ja) | 波形情報読み出し装置 | |
| JPH04125694A (ja) | 楽音発生装置 | |
| JPS6240494A (ja) | Ｄ／ａ変換器の振り分け装置 |