JPH0364000A - ダイナミックｒａｍのソフトエラー実装評価方法 - Google Patents
ダイナミックｒａｍのソフトエラー実装評価方法Info
- Publication number
- JPH0364000A JPH0364000A JP1200631A JP20063189A JPH0364000A JP H0364000 A JPH0364000 A JP H0364000A JP 1200631 A JP1200631 A JP 1200631A JP 20063189 A JP20063189 A JP 20063189A JP H0364000 A JPH0364000 A JP H0364000A
- Authority
- JP
- Japan
- Prior art keywords
- dynamic ram
- soft error
- data
- evaluating method
- software error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はダイナミックＲＡＭの高速領域でのソフトエ
ラー実装評価方法に関するものである。
ラー実装評価方法に関するものである。
〔従来の技術」
第２図は従来のダイナミックＲＡＭのソフトエラーテス
トシーケンス図、第３図はサイクルタイムに対するソフ
トエラー率の関係を示すグラフである。
トシーケンス図、第３図はサイクルタイムに対するソフ
トエラー率の関係を示すグラフである。
次に動作について説明する。
セル全面にＤａｔａ ｌ Ｗｒｉｔｃ Ｌ／、そのＤａ
ｔａをＲｅａｄする。Ｒｅａｄ Ｌ／たＤａｔａはコン
パレータによって判定する。もしＤａｔａが正しいとき
はＲｅａｄ→Ｄａｔａ判定をｎサイクル繰り返す。次に
反転Ｄａｔａをセル全面にＷｒｉｔｅ Ｌ／、同様に繰
り返す。もしＤａｔａ判定したときにＤａｔａが正しく
ない時はエラービットカウント等を検出してソフトエラ
ーを見極める。
ｔａをＲｅａｄする。Ｒｅａｄ Ｌ／たＤａｔａはコン
パレータによって判定する。もしＤａｔａが正しいとき
はＲｅａｄ→Ｄａｔａ判定をｎサイクル繰り返す。次に
反転Ｄａｔａをセル全面にＷｒｉｔｅ Ｌ／、同様に繰
り返す。もしＤａｔａ判定したときにＤａｔａが正しく
ない時はエラービットカウント等を検出してソフトエラ
ーを見極める。
〔発明が解決しようとする課題」
従来のダイナミックＲＡＭのソフトエラー実装評価方法
は以上のように実施されているので、ダイナミックＲＡ
Ｍの書込み・読み出し時にはアドレスのマルチプレック
スによりどうしてもサイクルタイムを短かくできないた
め高速動作でのソフトエラー評価ができないという問題
点があった。
は以上のように実施されているので、ダイナミックＲＡ
Ｍの書込み・読み出し時にはアドレスのマルチプレック
スによりどうしてもサイクルタイムを短かくできないた
め高速動作でのソフトエラー評価ができないという問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、Ｒｅａｄサイクルのかわりに■オンリーリフ
レッシュサイクルを用いることで高速領域でのソフトエ
ラー実装評価を実現することを目的とする。
たもので、Ｒｅａｄサイクルのかわりに■オンリーリフ
レッシュサイクルを用いることで高速領域でのソフトエ
ラー実装評価を実現することを目的とする。
この発明に係るダイナミックＲＡＭのソフトエラ−評価
方法は、■ 、 ＣＡＳ 、ロウアドレス、コラムアド
レスを制御する必要があるところのＲｅａｄサイクルを
行なうかわりに■ 、ロウアドレスだけ制御すればよい
■オンリーリフレッシュサイクルを用いることにしたも
のである。
方法は、■ 、 ＣＡＳ 、ロウアドレス、コラムアド
レスを制御する必要があるところのＲｅａｄサイクルを
行なうかわりに■ 、ロウアドレスだけ制御すればよい
■オンリーリフレッシュサイクルを用いることにしたも
のである。
〔作用Ｊ
この発明におけるテストシーケンスでは、入力制御の多
いＲｅａｄサイクルのかわりに入力制御の少ない■オン
リーリフレッシュサイクルを使って高速領域でのソフト
エラー実装評価を実現できる。
いＲｅａｄサイクルのかわりに入力制御の少ない■オン
リーリフレッシュサイクルを使って高速領域でのソフト
エラー実装評価を実現できる。
〔実施例ｊ
以下、この発明に係るダイナミックＲＡＭのソフトエラ
ー実装評価方法の一実施例を図について説明する。第１
図は、ソフトエラーテストシーケンス図である。
ー実装評価方法の一実施例を図について説明する。第１
図は、ソフトエラーテストシーケンス図である。
次ｌζこの発明でのダイナミックＲＡＭにおけるテスト
シーケンスについて説明する。
シーケンスについて説明する。
セル全頁にＤａｔａをＷｒｉｔｅ シ、そのＤａｔａを
■オンリーリフレッシュする。もしソフトエラーでデー
タ反転してもそれは反転データとして保持されるためＤ
ａｔａ判定したいときにＲｅａｄする。次に裏のデータ
ＤａｔａをＷｒｉｔｅシ同様のシーケンスを繰り返す。
■オンリーリフレッシュする。もしソフトエラーでデー
タ反転してもそれは反転データとして保持されるためＤ
ａｔａ判定したいときにＲｅａｄする。次に裏のデータ
ＤａｔａをＷｒｉｔｅシ同様のシーケンスを繰り返す。
以上のように、この発明によればＲｅａｄサイクルを■
オンリーリフレッシュサイクルにしたので、入力制御信
号が少なくてすみ、高速領域のソフトエラー実装評価が
できる。
オンリーリフレッシュサイクルにしたので、入力制御信
号が少なくてすみ、高速領域のソフトエラー実装評価が
できる。
＠１図はこの発明の一実施例によるダイナミックＲＡＭ
のソフトエラー実装評価方法のテストシーケンス図、第
２図は従来のダイナミックＲＡＭのソフトエラー実装方
法のテストシーケンス図、第３図はサイクルタイムに対
するソフトエラー率の関係を示すグラフである。
のソフトエラー実装評価方法のテストシーケンス図、第
２図は従来のダイナミックＲＡＭのソフトエラー実装方
法のテストシーケンス図、第３図はサイクルタイムに対
するソフトエラー率の関係を示すグラフである。
Claims (1)
- ソフトエラー評価のテストシーケンスとしてＲｅａｄサ
イクルの回数を減らし、その分■オンリーリフレッシュ
サイクルを増やすことで高速でのソフトエラー評価を可
能にすることを特徴とするダイナミツクＲＡＭのソフト
エラー実装評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200631A JPH0364000A (ja) | 1989-08-02 | 1989-08-02 | ダイナミックｒａｍのソフトエラー実装評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200631A JPH0364000A (ja) | 1989-08-02 | 1989-08-02 | ダイナミックｒａｍのソフトエラー実装評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364000A true JPH0364000A (ja) | 1991-03-19 |
Family
ID=16427594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200631A Pending JPH0364000A (ja) | 1989-08-02 | 1989-08-02 | ダイナミックｒａｍのソフトエラー実装評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364000A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06251598A (ja) * | 1993-03-01 | 1994-09-09 | American Teleph & Telegr Co <Att> | メモリ欠陥を試験する方法および装置 |
-
1989
- 1989-08-02 JP JP1200631A patent/JPH0364000A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06251598A (ja) * | 1993-03-01 | 1994-09-09 | American Teleph & Telegr Co <Att> | メモリ欠陥を試験する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1244018A (zh) | 同步猝发半导体存储器件 | |
| JPS6374199A (ja) | 半導体記憶装置 | |
| US5269012A (en) | Stack memory system including an address buffer for generating a changed address by inverting an address bit | |
| JP2746222B2 (ja) | 半導体記憶装置 | |
| JPH0364000A (ja) | ダイナミックｒａｍのソフトエラー実装評価方法 | |
| US5946256A (en) | Semiconductor memory having data transfer between RAM array and SAM array | |
| JPH0256760B2 (ja) | ||
| TW349226B (en) | A test method of high speed memory devices in which limit conditions for the clock signals are defined | |
| CN117667789B (zh) | 用于离散dma数据访问的数据处理系统 | |
| JPS58155597A (ja) | 半導体メモリの書き込み制御方式 | |
| JPH05282858A (ja) | 半導体メモリ装置 | |
| SU1695380A1 (ru) | Оперативное запоминающее устройство | |
| JPS63269393A (ja) | 多ポ−ト半導体記憶素子 | |
| JPH0333952A (ja) | 画像メモリ書込装置 | |
| JPH04243086A (ja) | 記憶装置 | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPH0830484A (ja) | トレース回路 | |
| JPH0672910B2 (ja) | テストパタ−ンメモリ回路 | |
| JPH02294859A (ja) | パリティビットの記録方式 | |
| SU1328819A2 (ru) | Устройство дл контрол хода программы | |
| JPS6423488A (en) | Memory | |
| JPH01279490A (ja) | 半導体メモリ | |
| JPS5972694A (ja) | メモリの駆動方式 | |
| JPS637600A (ja) | 半導体メモリのテスト回路 | |
| JPS626500A (ja) | 半導体装置 |