JPH0364076A - 透明モールドパッケージ - Google Patents
透明モールドパッケージInfo
- Publication number
- JPH0364076A JPH0364076A JP1200650A JP20065089A JPH0364076A JP H0364076 A JPH0364076 A JP H0364076A JP 1200650 A JP1200650 A JP 1200650A JP 20065089 A JP20065089 A JP 20065089A JP H0364076 A JPH0364076 A JP H0364076A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die
- recess
- chip
- transparent mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は光素子を有する透明モールドパ・１ケージに
関するものである。
関するものである。
第５図は従来の透明モールドパッケージの断面図、第６
図は第５図のダイパッドと外部リードフレームのみの斜
視図である。図において、（１）は半導体チップ、（２
）はダイボンド材、（３）はダイパッド、（４）は外部
リードフレーム、（５）は透明モールド樹脂、（６）は
ＡＵ線である。
図は第５図のダイパッドと外部リードフレームのみの斜
視図である。図において、（１）は半導体チップ、（２
）はダイボンド材、（３）はダイパッド、（４）は外部
リードフレーム、（５）は透明モールド樹脂、（６）は
ＡＵ線である。
次に構造について説明する。
ダイパ・ソド部（３）は半導体チップ＜１）上のポンデ
ィングパッドと外部リードフレーム（４）と高さが近く
なるように、第６図に示すいわゆるダイパッド沈めが施
こされている。このダイパ・ソド（３）上にダイボンド
材【２）により半導体チップ（１）がダイボンドされて
いる。この半導体チ゛１プ〈１）上のボンディングパ・
ソドと外部リードフレーム（４）とをＡｕ線（６）によ
りワイヤボンディングしている。そして、全体を透明モ
ールド樹脂（５）により包み込むようにパッケージジグ
している。
ィングパッドと外部リードフレーム（４）と高さが近く
なるように、第６図に示すいわゆるダイパッド沈めが施
こされている。このダイパ・ソド（３）上にダイボンド
材【２）により半導体チップ（１）がダイボンドされて
いる。この半導体チ゛１プ〈１）上のボンディングパ・
ソドと外部リードフレーム（４）とをＡｕ線（６）によ
りワイヤボンディングしている。そして、全体を透明モ
ールド樹脂（５）により包み込むようにパッケージジグ
している。
従来の透明モールドパッケージは以上のように構成され
ていたので光センサ部を除いてアルミ遮光されている表
向及びフレームで覆われた半導体チップ裏面からの光の
入射はない。しかし、半導体チ′ソプ側面の遮光は施こ
されていないため、光が半導体チップ内部に入射してし
まう。半導体チ・フプ内部に形成されたＰＮ接合部で、
この光の入射にょうリーク電流が発生し、センシティブ
な回路ではこのリーク電流によって誤動作してしまう。
ていたので光センサ部を除いてアルミ遮光されている表
向及びフレームで覆われた半導体チップ裏面からの光の
入射はない。しかし、半導体チ′ソプ側面の遮光は施こ
されていないため、光が半導体チップ内部に入射してし
まう。半導体チ・フプ内部に形成されたＰＮ接合部で、
この光の入射にょうリーク電流が発生し、センシティブ
な回路ではこのリーク電流によって誤動作してしまう。
さらに、ＳＰＤ等のＰＡオーダでの電流で動作させてい
る領域に、このμＡオーダでも発生するリーク電流が生
じると、全く正常な動作が期待できなくなる。これら内
部回路の誤動作だけでなく、２次的なものとしてこれら
の誤動作を防ぐために、半導体チップ周辺には回路を構
成することができず、面積的にも不利となる。また、光
入射を防止する目的で第７図に示すように、ＩＣ（７）
の周囲を光センサ部を開けて、それ以外は遮光性のケー
スをかぶせて使用せねばならないなどの問題点を有して
いた。
る領域に、このμＡオーダでも発生するリーク電流が生
じると、全く正常な動作が期待できなくなる。これら内
部回路の誤動作だけでなく、２次的なものとしてこれら
の誤動作を防ぐために、半導体チップ周辺には回路を構
成することができず、面積的にも不利となる。また、光
入射を防止する目的で第７図に示すように、ＩＣ（７）
の周囲を光センサ部を開けて、それ以外は遮光性のケー
スをかぶせて使用せねばならないなどの問題点を有して
いた。
この発明は上記のような問題点を解決するためになされ
たもので、側面を遮光することにより側面からの光入射
による内部回路の誤動作の生じない透明モールドパッケ
ージを得ることを目的とする。
たもので、側面を遮光することにより側面からの光入射
による内部回路の誤動作の生じない透明モールドパッケ
ージを得ることを目的とする。
この発明に係る透明モールドパ・ソケージは、ダイパッ
ド部に半導体チップの大きさ程度のくぼみを設け、この
くぼみの中に半導体チップをダイボンドしたものである
。
ド部に半導体チップの大きさ程度のくぼみを設け、この
くぼみの中に半導体チップをダイボンドしたものである
。
この発明における透明モールドパッケージは。
半導体チップをダイパ・ソド部に設けたくぼみの中にダ
イボンドすることにより、半導体チップ側面及び裏面が
遮光されるため、アルミ遮光がほどこされていない半導
体チップ表面の光センサ部以外での半導体チップ内部へ
の光入射がなくなるため、その光によって生じる内部回
路の誤動作がなくなるとともに、ダイパッドの沈めの効
果も得られるため、ワイヤボンディングが確実になる。
イボンドすることにより、半導体チップ側面及び裏面が
遮光されるため、アルミ遮光がほどこされていない半導
体チップ表面の光センサ部以外での半導体チップ内部へ
の光入射がなくなるため、その光によって生じる内部回
路の誤動作がなくなるとともに、ダイパッドの沈めの効
果も得られるため、ワイヤボンディングが確実になる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である透明モールドパッケ
ージの断面図、第２図はダイパッドと外部リードフレー
ムのみの斜視図である。図において、（１）は半導体チ
ップ、（２）はダイボンド材、（３）はダイパッド部（
４）は外部リードフレーム、（５）は透明モールド樹脂
、（６）はＡｕ線である。
ージの断面図、第２図はダイパッドと外部リードフレー
ムのみの斜視図である。図において、（１）は半導体チ
ップ、（２）はダイボンド材、（３）はダイパッド部（
４）は外部リードフレーム、（５）は透明モールド樹脂
、（６）はＡｕ線である。
次に構造について説明する。
ダイパッド部３）には半導体チップ（１）とのダイボン
ド部に、半導体チップ（１）よりわずかに大きいくぼみ
を設けて、このくぼみ内に半導体チ゛ソプ（１）をダイ
ボンドし、半導体チップ（１）の側面及び裏面はこのく
ぼみによって囲まれている。そして、半導体チップ（１
）上のボンディングパ・ソドと、このポンディングパッ
ド部と同程度の高さに設けられた外部リードフレーム（
４）とをＡｕ線（６）によってワイヤボンドし、全体を
透明モールド樹脂（５）により包み込むようにして構成
されている。
ド部に、半導体チップ（１）よりわずかに大きいくぼみ
を設けて、このくぼみ内に半導体チ゛ソプ（１）をダイ
ボンドし、半導体チップ（１）の側面及び裏面はこのく
ぼみによって囲まれている。そして、半導体チップ（１
）上のボンディングパ・ソドと、このポンディングパッ
ド部と同程度の高さに設けられた外部リードフレーム（
４）とをＡｕ線（６）によってワイヤボンドし、全体を
透明モールド樹脂（５）により包み込むようにして構成
されている。
次に、このパッケージの組立工程の一実施例ヲ第３図に
示す。
示す。
第３図はこの発明の一実施例である透明モールドパッケ
ージの組立工程フローの側面図である。
ージの組立工程フローの側面図である。
まず、ダイパッド（３）にパンチングにより半導体チ゛
ソブ（１）よりわずかに大きいめのくぼみを設ける（第
ａ図（ｂ））。次に、そのくぼみ底部にダイボンド材（
２）により半導体チップ（１）とダイパッド（３）との
接着固定を行なう（第３図（Ｃ））。さらに、 Ａｕ線
（６）により半導体チップ（１）上のポンディングパッ
ドと外部リードフレーム（４）とのワイヤボンドを行な
ったあと、最後に、全体を透明モールド樹脂（５）によ
り包み込むように封止する（第３図（ｄ））。
ソブ（１）よりわずかに大きいめのくぼみを設ける（第
ａ図（ｂ））。次に、そのくぼみ底部にダイボンド材（
２）により半導体チップ（１）とダイパッド（３）との
接着固定を行なう（第３図（Ｃ））。さらに、 Ａｕ線
（６）により半導体チップ（１）上のポンディングパッ
ドと外部リードフレーム（４）とのワイヤボンドを行な
ったあと、最後に、全体を透明モールド樹脂（５）によ
り包み込むように封止する（第３図（ｄ））。
第４図は第３図の透明モールドパッケージの最終工程に
おける透明斜視図である。
おける透明斜視図である。
なお、上記実施例ではダイボンド材（２）をダイパッド
（３）のくぼみ底面にのみ付着した場合を示しているが
、チップ側面にもダイボンド材（２）を充填して構成し
てもよい。
（３）のくぼみ底面にのみ付着した場合を示しているが
、チップ側面にもダイボンド材（２）を充填して構成し
てもよい。
以上のようにこの発明によれば、半導体チップ全体ヲ、
ダイパッド部に設けたくぼみ内に入れるため、くぼみ側
面により半導体チップ側前の遮光が可能となり、半導体
チップ上の光センサ部以外のアルＺ３ｍ光及びダイパッ
ドによる半導体チップ裏面の遮光と合わせて、不必要な
光の入射を防ぐことができ、その光入射によって生じる
内部回路の誤動作−を防止することができる。さらに、
半導体チ・１プ上のダイパッド部と外部リード部が同じ
高さに設けられているので、ワイヤボンディングが確実
に行なえ、それらの位置の相違から生じるワイヤと半導
体チ′ソプとの接触や、Ａｕ線切れなどの不具合もなく
なる。
ダイパッド部に設けたくぼみ内に入れるため、くぼみ側
面により半導体チップ側前の遮光が可能となり、半導体
チップ上の光センサ部以外のアルＺ３ｍ光及びダイパッ
ドによる半導体チップ裏面の遮光と合わせて、不必要な
光の入射を防ぐことができ、その光入射によって生じる
内部回路の誤動作−を防止することができる。さらに、
半導体チ・１プ上のダイパッド部と外部リード部が同じ
高さに設けられているので、ワイヤボンディングが確実
に行なえ、それらの位置の相違から生じるワイヤと半導
体チ′ソプとの接触や、Ａｕ線切れなどの不具合もなく
なる。
さらに２次的な効果として、半導体チップ周辺部にも光
入射による誤動作を心配することなく構成でき、半導体
チップ面積を小さくでき、また、光入射防止用として、
ＩＣ全体を覆っていた遮光性プラスチックケース等が
不要となり、部品点数の低減が可能で、引い′てはコス
ト低減につながる。
入射による誤動作を心配することなく構成でき、半導体
チップ面積を小さくでき、また、光入射防止用として、
ＩＣ全体を覆っていた遮光性プラスチックケース等が
不要となり、部品点数の低減が可能で、引い′てはコス
ト低減につながる。
第１図はこの発明の一実施例による透明モールドパ・ソ
ケージを示す断面図、第２図は第１図のダイパッドと外
部リードフレームのみの斜視図、第３図（紘）〜（ｄ）
はこの発明の一実施例による透明モールドパッケージの
組立工程フローを示す側面図、第４図は第３図の透明モ
ールドパ・ソケージの最終工程における透明斜視図、第
５図は従来の透明モールドパッケージを示す断面図、第
６図は第５図のダイパ・ソドと外部リードフレームのみ
の斜視図、第７図は従来のＩＣにおける光入射防止用プ
ラスチ・ソクケースの断面図である。 図において、（１）は半導体チ゛ソプ、（２）はダイボ
ンド材、（３）はダイパ・ソド、（４）は外部リードフ
レーム、（５）は透明モールド樹脂、（６）はＡｕ線を
示す。 なお１図中、同一符号は同一 または相当部分を示す。
ケージを示す断面図、第２図は第１図のダイパッドと外
部リードフレームのみの斜視図、第３図（紘）〜（ｄ）
はこの発明の一実施例による透明モールドパッケージの
組立工程フローを示す側面図、第４図は第３図の透明モ
ールドパ・ソケージの最終工程における透明斜視図、第
５図は従来の透明モールドパッケージを示す断面図、第
６図は第５図のダイパ・ソドと外部リードフレームのみ
の斜視図、第７図は従来のＩＣにおける光入射防止用プ
ラスチ・ソクケースの断面図である。 図において、（１）は半導体チ゛ソプ、（２）はダイボ
ンド材、（３）はダイパ・ソド、（４）は外部リードフ
レーム、（５）は透明モールド樹脂、（６）はＡｕ線を
示す。 なお１図中、同一符号は同一 または相当部分を示す。
Claims (1)
- リードフレームのダイパッド部に受光素子を含む半導体
チップとほぼ等しい大きさのくぼみを設け、このくぼみ
内に前記半導体チップをダイボンドし、前記半導体チッ
プ及び前記リードフレームを透明樹脂により包み込むよ
うにして形成したことを特徴とする透明モールドパッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200650A JPH0364076A (ja) | 1989-08-02 | 1989-08-02 | 透明モールドパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200650A JPH0364076A (ja) | 1989-08-02 | 1989-08-02 | 透明モールドパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364076A true JPH0364076A (ja) | 1991-03-19 |
Family
ID=16427931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200650A Pending JPH0364076A (ja) | 1989-08-02 | 1989-08-02 | 透明モールドパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364076A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008097971A (ja) * | 2006-10-11 | 2008-04-24 | Mt Picture Display Co Ltd | 撮像装置 |
| JP2008534383A (ja) * | 2005-04-05 | 2008-08-28 | ソシエテ ド テクノロジー ミシュラン | 取付けリングを車両ハブにロックするシステム |
| JP2010509759A (ja) * | 2006-11-09 | 2010-03-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 構成素子を不動態化するための装置および該装置を製造するための方法 |
-
1989
- 1989-08-02 JP JP1200650A patent/JPH0364076A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008534383A (ja) * | 2005-04-05 | 2008-08-28 | ソシエテ ド テクノロジー ミシュラン | 取付けリングを車両ハブにロックするシステム |
| JP2008097971A (ja) * | 2006-10-11 | 2008-04-24 | Mt Picture Display Co Ltd | 撮像装置 |
| JP2010509759A (ja) * | 2006-11-09 | 2010-03-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 構成素子を不動態化するための装置および該装置を製造するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950024308A (ko) | 고체촬상소자 및 그 제조방법 | |
| US4877756A (en) | Method of packaging a semiconductor laser and photosensitive semiconductor device | |
| US20020088981A1 (en) | Optical unit incorporating light-emitting or light-receiving element coated by resin | |
| JPH0364076A (ja) | 透明モールドパッケージ | |
| JPH05335474A (ja) | 樹脂封止半導体装置 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JP2684861B2 (ja) | 固体撮像装置 | |
| JP3457593B2 (ja) | 半導体装置 | |
| US7009304B2 (en) | Resin-sealed semiconductor device | |
| JPH01191481A (ja) | 受光素子 | |
| JPS62131555A (ja) | 半導体集積回路装置 | |
| JPS6027196B2 (ja) | 半導体集積回路装置 | |
| JPH04267549A (ja) | 樹脂封止型半導体装置 | |
| JPH0590549A (ja) | 固体撮像素子及びその製造方法 | |
| JPS61289772A (ja) | 固体撮像素子 | |
| JP2732731B2 (ja) | リードフレーム及びそれを用いた半導体装置とその製造方法 | |
| JPH0648883Y2 (ja) | 光結合素子 | |
| KR200265306Y1 (ko) | 멀티칩패키지 | |
| JP4392890B2 (ja) | 半導体集積回路 | |
| KR200154510Y1 (ko) | 리드 온 칩 패키지 | |
| JPS6276684A (ja) | 反射光型光結合半導体装置 | |
| JPH0555537A (ja) | 光学素子 | |
| JPH0739237Y2 (ja) | 半導体装置 | |
| JPS61222384A (ja) | 半導体装置およびその製造方法 | |
| JPH05299460A (ja) | 半導体装置 |