JPS6027196B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6027196B2 JPS6027196B2 JP55109943A JP10994380A JPS6027196B2 JP S6027196 B2 JPS6027196 B2 JP S6027196B2 JP 55109943 A JP55109943 A JP 55109943A JP 10994380 A JP10994380 A JP 10994380A JP S6027196 B2 JPS6027196 B2 JP S6027196B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing circuit
- chip
- photoelectric conversion
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
この発明は半導体集積回路装置に係り、特に光電変換素
子部を内部に含む半導体集積回路装置の構成に関するも
のである。
子部を内部に含む半導体集積回路装置の構成に関するも
のである。
光電変換素子と信号処理回路素子とを一体に集積した装
置では、当然のこととして、透明樹脂によるモールド、
または透明窓をもつ中空パッケージを用いることによっ
て光を内部の光電変換素子へ導入するようになっている
。
置では、当然のこととして、透明樹脂によるモールド、
または透明窓をもつ中空パッケージを用いることによっ
て光を内部の光電変換素子へ導入するようになっている
。
しかし、一般に１枚の半導体集積回路チップでは光電変
換素子部の受光面と信号処理回路素子部の能動領域側と
が同一主面側にあるので、信号処理回路素子部へも入射
光が侵入して、不要な光起電力を発生したり、リーク電
流を増大させ、誤動作、特性の劣化をもたらすおそれが
あった。
換素子部の受光面と信号処理回路素子部の能動領域側と
が同一主面側にあるので、信号処理回路素子部へも入射
光が侵入して、不要な光起電力を発生したり、リーク電
流を増大させ、誤動作、特性の劣化をもたらすおそれが
あった。
このため従来は、透明モールドパッケージの一部のみを
残して他の部分を光しやへし、する方法、中空パッケー
ジの内部に光しやへし、のためのカバーを組込む方法、
半導体集積回路チップの信号処理回路素子部の表面にア
ルミニウム膜などの薄膜を被覆する方法などがとられて
きた。しかし、これらの方法は組立て工程、またはゥェ
ハ製造工程が複雑となり、工数の増大、並びに製造の歩
蟹りおよび動作信頼性の低下の問題があった。この発明
は以上のような点に鑑みてなされたもので、光電変換素
子部と信号処理回路素子部とを分割して〜信号処理回路
素子部を裏返し｝こ取りつけることによってｔ光電変換
素子部への入射光が信号処理回路素子部の能動領域側へ
入射せぬようにして、簡単な構造で、動作信頼性の高い
半導体集積回路装置を提供することを目的とする。第１
図ａはこの発明の一実施例を示す側面図、第１図ｂは第
蔓図ａのＩＢ線における断面図で、しま光電変換素子チ
ップ〜 ２は信号処理回路素子チップ「３はリードフレ
ーム、４はボンディングワイヤ、５はモールド透明樹脂
である。図示のように光電変換素子チップ角と信号処理
回路素子チップ２とに分割して、光電変換素子チップー
はその受光面を上にしてリードフレーム３の上に装着し
て所要のボンディングワイヤ４による接続をし、一方、
信号処理回路素子チップ２はフリップチツプによるリー
ドフレーム３へのフェイスダウンボンディング方式が採
用されている。第２図ａはこの発明の他の実施例を示す
縦断面図、第２図ｂは第２図ａにおけるＯＢ−ＯＢ線で
の断面図で、第２図ａは第２図ｂにおけるＤ＾，Ｄ＾線
での断面に相当する。
残して他の部分を光しやへし、する方法、中空パッケー
ジの内部に光しやへし、のためのカバーを組込む方法、
半導体集積回路チップの信号処理回路素子部の表面にア
ルミニウム膜などの薄膜を被覆する方法などがとられて
きた。しかし、これらの方法は組立て工程、またはゥェ
ハ製造工程が複雑となり、工数の増大、並びに製造の歩
蟹りおよび動作信頼性の低下の問題があった。この発明
は以上のような点に鑑みてなされたもので、光電変換素
子部と信号処理回路素子部とを分割して〜信号処理回路
素子部を裏返し｝こ取りつけることによってｔ光電変換
素子部への入射光が信号処理回路素子部の能動領域側へ
入射せぬようにして、簡単な構造で、動作信頼性の高い
半導体集積回路装置を提供することを目的とする。第１
図ａはこの発明の一実施例を示す側面図、第１図ｂは第
蔓図ａのＩＢ線における断面図で、しま光電変換素子チ
ップ〜 ２は信号処理回路素子チップ「３はリードフレ
ーム、４はボンディングワイヤ、５はモールド透明樹脂
である。図示のように光電変換素子チップ角と信号処理
回路素子チップ２とに分割して、光電変換素子チップー
はその受光面を上にしてリードフレーム３の上に装着し
て所要のボンディングワイヤ４による接続をし、一方、
信号処理回路素子チップ２はフリップチツプによるリー
ドフレーム３へのフェイスダウンボンディング方式が採
用されている。第２図ａはこの発明の他の実施例を示す
縦断面図、第２図ｂは第２図ａにおけるＯＢ−ＯＢ線で
の断面図で、第２図ａは第２図ｂにおけるＤ＾，Ｄ＾線
での断面に相当する。
第竃図の実施例と同等部分は同一符号で示し、説明を省
略する。６ａは不透明中空パッケージ本体「 Ｓｂはそ
のふた、６ｃはふた６ｂに設けられた光入射用窓、７は
外部リード導体である。
略する。６ａは不透明中空パッケージ本体「 Ｓｂはそ
のふた、６ｃはふた６ｂに設けられた光入射用窓、７は
外部リード導体である。
その組立て構造はパッケージの構造が異るのみで、その
他の点は第貴図の実施例と全く同一である。いずれの実
施例においても、信号処理回路素子チップ２はその能動
領域側表面が光入射側とは反対側を向いているので、光
電変換素子チップ亀への入射光が直接信号処理回路素子
チップ２の能動領域へ入射することがなくも誤動作など
の動作信頼性低下を生じることがない。
他の点は第貴図の実施例と全く同一である。いずれの実
施例においても、信号処理回路素子チップ２はその能動
領域側表面が光入射側とは反対側を向いているので、光
電変換素子チップ亀への入射光が直接信号処理回路素子
チップ２の能動領域へ入射することがなくも誤動作など
の動作信頼性低下を生じることがない。
中空パッケージの場合、信号処理回路素子チップをフェ
イスダウンボンディングする箇所のパッケージの底面を
反射率が小さくなるような処理を行っておけば、より有
効である。
イスダウンボンディングする箇所のパッケージの底面を
反射率が小さくなるような処理を行っておけば、より有
効である。
透明樹脂モールドの場合、若干の光まわり込みがあるが
、出来上った装置を黒色のプリント基板、ソケットへ装
着するなど、実装方法によって効果を向上させることが
できる。以上説明したように、その発明になる半導体集
積回路装置では光電変換素子チップと信号処理回路素子
チップとが分割された形で形成され、信号処理回路素子
チップを裏返してフェイスダウンボンディングしたので
、光電変換素子チップへの入射光が信号処理回路素子チ
ップの能動領域側へ入射することがなく、特別な光しや
へし、部材を設けることなく「誤動作などの動作信頼性
低下を防止できる。
、出来上った装置を黒色のプリント基板、ソケットへ装
着するなど、実装方法によって効果を向上させることが
できる。以上説明したように、その発明になる半導体集
積回路装置では光電変換素子チップと信号処理回路素子
チップとが分割された形で形成され、信号処理回路素子
チップを裏返してフェイスダウンボンディングしたので
、光電変換素子チップへの入射光が信号処理回路素子チ
ップの能動領域側へ入射することがなく、特別な光しや
へし、部材を設けることなく「誤動作などの動作信頼性
低下を防止できる。
第１図ａはこの発明の一実施例を示す側面図、第１図ｂ
は第亀図ａのＩＢ−ＩＢ線における断面図、第２図ａは
この発明の他の実施例を示す縦断面図も第２図ｂは第２
図ａのＯＢ，ＯＢ線での断面図で、第２図ａは第２図ｂ
のＤＡ，ロ＾線での断面に対応する。 図において「 １は光電変換素子部のチップ、２は信号
処理回路素子部のチップ、５はモールド透明樹脂「 ６
ａは不透明中空パッケージ、６ｂはそのふた、６ｃは光
入射用窓である。 なお、図中同一符号は同一または相当部分を示す。鍵１
図 繁２図
は第亀図ａのＩＢ−ＩＢ線における断面図、第２図ａは
この発明の他の実施例を示す縦断面図も第２図ｂは第２
図ａのＯＢ，ＯＢ線での断面図で、第２図ａは第２図ｂ
のＤＡ，ロ＾線での断面に対応する。 図において「 １は光電変換素子部のチップ、２は信号
処理回路素子部のチップ、５はモールド透明樹脂「 ６
ａは不透明中空パッケージ、６ｂはそのふた、６ｃは光
入射用窓である。 なお、図中同一符号は同一または相当部分を示す。鍵１
図 繁２図
Claims (1)
- １ 光電変換素子部と信号処理回路素子部とを有し、透
明樹脂にてモールドされまたは上記光電変換素子部への
光入射用窓をもつ不透明中空パツケージに収容されたも
のにおいて、上記光電変換素子部のチツプと上記信号処
理回路素子部のチツプとが分割した形で形成され、上記
信号処理回路素子部のチツプがその能動領域側の面を上
記光電変換素子部のチツプの受光面とは反対方向にして
フエイスダウンボンデングされたことを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55109943A JPS6027196B2 (ja) | 1980-08-08 | 1980-08-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55109943A JPS6027196B2 (ja) | 1980-08-08 | 1980-08-08 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5734375A JPS5734375A (en) | 1982-02-24 |
| JPS6027196B2 true JPS6027196B2 (ja) | 1985-06-27 |
Family
ID=14523039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55109943A Expired JPS6027196B2 (ja) | 1980-08-08 | 1980-08-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027196B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132480A (ja) * | 1984-07-24 | 1986-02-15 | Canon Inc | フォトセンサ |
| JPH0444388U (ja) * | 1990-08-10 | 1992-04-15 | ||
| JPH05110048A (ja) * | 1991-10-14 | 1993-04-30 | Mitsubishi Electric Corp | 光−電子集積回路 |
| KR930017158A (ko) * | 1992-01-14 | 1993-08-30 | 김광호 | 반도체 패키지 |
| CN113013288A (zh) * | 2021-02-05 | 2021-06-22 | 广东省大湾区集成电路与系统应用研究院 | 一种探测器的集成结构及集成方法 |
-
1980
- 1980-08-08 JP JP55109943A patent/JPS6027196B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5734375A (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112635505A (zh) | 封装结构和封装方法 | |
| US6172351B1 (en) | Photoelectric integrated circuit device | |
| JPS6027196B2 (ja) | 半導体集積回路装置 | |
| CN213936192U (zh) | 封装结构 | |
| JPH01152664A (ja) | 受光素子内蔵集積回路 | |
| JP3066236B2 (ja) | 受光ユニットの製造方法 | |
| JPH0243746A (ja) | 透明樹脂でモールドした光電変換素子の製造方法 | |
| JPH01191481A (ja) | 受光素子 | |
| JPS63144550A (ja) | 光デジタルリンクモジユ−ル | |
| JPH04114456A (ja) | 光電変換装置 | |
| JP2958228B2 (ja) | 透過型光結合装置 | |
| US12622078B2 (en) | Chip package structure | |
| JPH02137275A (ja) | ホトカプラ | |
| JPS6041735Y2 (ja) | 半導体光センサ | |
| JPH0243774A (ja) | 透明樹脂モールドの光電変換素子 | |
| JPH06326282A (ja) | 集積回路装置の遮光および接続構造 | |
| JP3123760B2 (ja) | 光信号モジュール | |
| JPH07335932A (ja) | 光学装置 | |
| JPS60103682A (ja) | 樹脂封止型光電変換モジユ−ル | |
| JP2804669B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPS6161430U (ja) | ||
| JPH0243745A (ja) | 透明樹脂でモールドした光電変換素子の製造方法 | |
| JPS6276684A (ja) | 反射光型光結合半導体装置 | |
| JPH0364071A (ja) | 集積回路装置 | |
| JPS60212075A (ja) | 撮像素子構体 |