JPH0364985A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JPH0364985A
JPH0364985A JP20175889A JP20175889A JPH0364985A JP H0364985 A JPH0364985 A JP H0364985A JP 20175889 A JP20175889 A JP 20175889A JP 20175889 A JP20175889 A JP 20175889A JP H0364985 A JPH0364985 A JP H0364985A
Authority
JP
Japan
Prior art keywords
layer
plating
printed wiring
wiring board
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20175889A
Other languages
English (en)
Other versions
JP2795475B2 (ja
Inventor
Hiroshige Hibi
日比 広成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1201758A priority Critical patent/JP2795475B2/ja
Publication of JPH0364985A publication Critical patent/JPH0364985A/ja
Application granted granted Critical
Publication of JP2795475B2 publication Critical patent/JP2795475B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高密度でファインな導体回路部を有するプリ
ント配線板及びその製造方法に関する。
〔従来技術〕
近年、プリント配線板は、ファイン化の傾向が顕著とな
り、所定面積の基板上に出来る限り多くのパターン、ス
ルーホールを形成しなければならない。
ところで、パターン間隔を小さくするには、めっき層の
厚さを出来る限り薄くすることが有効な手段の一つとな
る0例えば、パターン間隔が100μm以下の高密度で
ファインなプリント配線板の製造方法において、無電解
Niめっきの厚さを2μm程度にすれば、第13図及び
第14図に示すごとく、ブリッジ80の発生を回避する
ことが知られている。ここで、ブリッジ80とは、隣接
するパターン8.8の基部相互間において、その端部が
無電解ニッケル工程時に生ずる現象をいう。
これにより、パターン8.8間は短絡し、絶縁不良とな
る。
即ち、銅箔81の上に形成された銅めっき層82には、
その上に更にN4層83及びAu層84のN1−A・U
・めっき層が形成される。このとき。
該N4層83のめっき層が厚くなるに伴い、上記ブリッ
ジ80が起こり易くなる。
反面、該N4層83の厚さが例えば2μm以下と薄くな
るに伴い、上記ブリッジ80は起こらなくなることが知
られている。
〔解決しようとする課題〕
しかしながら、上記従来技術には9次の問題点がある。
即ち、上記高密度でファインなパターンは、−窓以上の
膜厚を必要とする場合がある0例えば。
半導体とのワイヤボンディングにより電気的に接続する
パターン8.導体ランド85及びこれに連結するスルー
ホール90の内壁86である。これらにおいては、上記
Nt183の膜厚は1例えば5μm程度が最低必要であ
る。これは、ワイヤーボンディングに耐える強度、つま
りワイヤーボンディング耐久性を必要とするからである
本発明は、かかる従来の問題点に鑑みてなされたもので
、III厚が厚くブリッジがない、高密度でファインな
導体回路部を有するプリント配線板及びその製造方法を
提供しようとするものである。
〔課題の解決手段〕
本願は、高密度でファインなプリント配線板にかかる第
1の発明と、そのプリント配線板の製造方法にかかる第
2の発明とよりなる。
第1の発明は、基板に設けた導体回路部の上にNi−A
uめっき層によるパターンを形成してなるプリント配線
板において、上記Ni−Auめっき層は、導体回路部上
に設けた第1のNi層と。
その上に形成した第2のNi層と、該第2のNi層の上
に形成したAu層とよりなることを特徴とするプリント
配線板にある。
第1の発明において、最も注目すべきことは。
Ni−Auめっき層は、導体回路部上に設けた第1のN
i層と、その上に形成した第2のNi層と。
該第2のNi層の上に形成したAu層とよりなることに
ある。
第1のNiMは1例えば銅箔とその上に形成した銅めっ
き層とからなる導体回路部の上に、無電解ニッケル、め
っきにより、一定の膜厚のニッケルめっきを施したもの
である。
また、第2のNi層は、上記第1のNi層の上に1例え
ば無電解ニッケルめっきにより、更に一定の膜厚のNi
層を形成したものである。
また、上記Au層は、上記第2のNi層の上に比較的薄
い膜厚の金めつきを施したものである(第1図参照)。
第2の発明は、基板にスルーホール用の穴明けを行う穴
明は工程と、上記スルーホール形成部分を含むパターン
形成部分に第1のNi層を形成する第1めっき工程と、
フォトレジスト膜を被覆して露光、現像を行う露光工程
と、上記スルーホール形成部分の導体ランドと9導体回
路部とを形成するエツチング工程と、上記第1のNi層
の表面に更に第2のNi層と、その後にAu層とを形成
する第2めっき工程とよりなることを特徴とするプリン
ト配線板の製造方法にある。
第2の発明において、最も注目すべきことは。
上記第1のNi層の表面に、更に第2のNi層を設け、
その後にAu層を形成することにある。
上記Ni層は1例えば無電解ニッケルめっきにより、一
定の膜厚のN1層を2回に分けて形成するものである。
即ち、第1のNi層を形成するに当たっては。
例えばスルーホール部を含む基板全面に対して電解ニッ
ケルめっき3または無電解ニッケルめっきにより、所望
の厚さのめっき膜を形成する。また。
第2のNi層を形成するに当たっては1例えばパターン
形成以降めっきリードが配設しである基板においては電
解ニッケルめっきを、また、めっきリードが配設されて
いない基板においては無電解ニッケルめっきを行う。A
u層の形成は5例えばめっきリードが配設されている基
板においては電解金めっきを、まためっきリードが配設
されていない基板においては無電解金めっきを行う。
また、上記Au層は、上記第2のNi層の上に比較的薄
い膜厚の金めつき膜を形成するものである。
〔作用及び効果〕
第1の発明にかかるプリント配線板は、導体回路部上に
設けた第1のNi層と、その上に形成した第2のNi層
とが形成されているため、導体表面膜厚が比較的厚い高
密度でファインなN1−AUめっき層を有する。また2
導体間にはブリッジが形成されていないやその理由は、
パターン形成以降の第2のNiめっきと、Auめっきと
は非常に薄い被膜だからである。
また、Ni−Auめっき層は、上記第2のNi層の上に
形成したAu層を有するため、耐久性。
導電性、ワイヤーボンディング性に優れる。
したがって9本発明によれば、膜厚が厚くブリッジがな
い、高密度でファインな導体回路部を有するプリント配
線板を得ることができる。
一方、第2の発明においては9上記第1のNi層の表面
に更に第2のNi層を形成する。そのため、Ni層の膜
厚が比較的厚いNi−Auめっき層を形成することがで
きる。
また、上記Ni層は、2回に分けて形成するため9導体
間にブリッジが生ずることがない、その理由は、パター
ン形成以降の第2のNiめっき及びAuめっきが非常に
薄い被膜だからである。
したがって1本製造方法によれば、高密度でファインな
導体回路部を有するプリント配線板を容易に製造するこ
とができる。
〔実施例〕
本発明の実施例にかかるプリント配線板及びその製造方
法につき、第1図〜第12図を用いて説明する。
即ち1本例のプリント配線板は、第1図に模式的に示す
ごとく、基板9上にパターンlを形成したものである。
ここで、上記パターン1は銅箔11と、その上に形成さ
れた銅めっきミニ2と、その上に形成された第1のNi
1i13と、その上に形成された第2のN1層14と、
その上に形成されたAu層15とよりなる。
また、上記Ni−Auめっき層は、導体回路部11.1
2の上に設けた第1のNi層13と、その上に形成した
第2のN1層14と、該第2のN1層14の上に形成し
たAu層15とよりなる。
上記導体回路部11.12は、第2図に示すごとく、ガ
ラスエポキシの基板9上にエツチングにより形成した銅
箔層11と、該w4箔層」1の上に無電解銅めっきによ
り成形した銅めっき層12とよりなる9該銅めっきN1
2は、膜厚が約15pmである。
また、上記第1のN I @ 13は、無電解ニッケル
めっきにより形成したもので、lI!厚が約μmである
また、上記第2のN i Ji 14は、膜厚が約5μ
mである。
また、上記Au層15は、上記第2のN1層14の上に
比較的薄い膜厚の金めつきにより形成したものである。
該Au層15は9膜厚が約0. 3μmである。
次に3本例にかかるプリント配線板の作用効果につき説
明する。
即ち1本例にかかるプリント配線板は、導体回路部11
.12上に設けた第1のNi層13と。
その上に形成した第2のN1層14とが形成されている
ため、導体表面膜厚が比較的厚い高密度でファインなN
i−Auめっき層を有する。また。
導体間にはブリッジが形成されていない(第11図、第
12図)。
したがって1本例によれば、導体表面膜厚が厚くブリッ
ジがない、高密度でファインな導体回路部を有するプリ
ント配線板を得ることができる。
次に1本例にかかるプリント配線板の製造方法につき、
第1図〜第12図を用いて説明する。
即ち1本方法は、第5図〜第12図に示すごとく、第1
工程〜第8工程を経て行う。
まず、穴明は工程においては、第5図に示すごとく、銅
箔11張りガラスエポキシ基板9にドリルを用いてスル
ーホール10用の穴明けを行う。
次に、第1めっき工程においては、第6図、第2図、第
3図に示すごとく、ます銅箔11の上に無電解銅めっき
により銅めっき層12を形成する。
また、無電解Niめっきにより政調めっき層12の上に
、第3図に示すごとく、第1のNi層13を形成する。
つまり、第・1めっき工程においては、上記スルーホー
ル10形成部分を含む基板9のパターン1形成部分に第
1のNi層13を形成する。
そして、露光工程においては、第7図に示すごとく、上
記第1のNi層12上にフォトレジスト膜16を被覆す
る。更に、第8図に示すごとく。
露光及び現像を行う、これにより、スルーホール10形
成部分の内壁101.導体ランド102形成部分、パタ
ーン1の導体回路部11,12.上のNi層13にのみ
上記フォトレジスト膜16が残存する。
次に、エツチング工程においては、第9図に示すごとく
 上記スルーホール10形成部分の導体ランド102と
、パターン1の導体回路部11゜12上のNt層13以
外の部分をエツチング除去する。
次いで、第2めっき工程に移る前に、第10図に示すご
とく、上記フォトレジスト膜16(第9図)を剥膜する
そして、第2めっき工程においては、第11図に示すご
とく、まず上記N3層13の表面に更に第2のN1層1
4を形成する。その後、該Ni層層成4上に、第12図
に示すごとく、比較的膜厚の薄いAu層15を形成する
。これにより、第1図に示すごとく、導体回路部11.
12上に第1のNi層13と、その上に形成した第2の
Ni層層成4.該第2のNi1ilA上に形成したAu
1i15を有するプリント配線板を得る。
次に2本製造方法の効果につき説明する。
本例においては、第1図〜第4図に示すごとく。
上記第1のNi層13と、その表面に更に第2のN i
 li i 4とを2回に分けて形成するため、Ni層
の導体表面膜厚が比較約0いNf−Auめっき層を形成
することができる。特に、該Ni層は。
2回に分けて形成するため、該ニッケルめっき時にNi
N相互間にブリッジが生ずることがない。
したがって2本製造方法によれば、N%−Au層の導体
表面膜厚が厚く、パターン間にブリッジがない、高密度
でファインな導体回路部を容易に製造することができる
また、上記スルーホール10の内壁は、第1のNi層1
3と、第2のNi層層成4.Au層15とにより形成さ
れる。そのため1該スルーホール90にはピンホールが
発生しないので、メツキ時に酸処理液が基板9内に侵入
しない。また、半田接続時に使用するフラックスが基板
に侵入しない。
したがって、該プリント配線板は耐久性に優れ。
信頼性が向上する。
【図面の簡単な説明】
第1図〜第12図は本発明の実施例を示し9第1図はプ
リント配線板におけるめっき層の断面図。 第2図〜第4図はめっき層形成の工程概要図、第5図〜
第12図はプリント配線板の製造工程図。 第13図及び第14図は従来例を示し、第13図はプリ
ント配線板の断面図、第14図はプリント配線板におけ
るめっき層の断面図である。 196.パターン。 10、、、スルーホール。 11.12.、、導体回路部。 13、、、第1のNi層。 14、、、第2のNi層。 15、、、、Au層。 16、、、フォトレジスト膜。 913.基板。

Claims (2)

    【特許請求の範囲】
  1. (1)基板に設けた導体回路部の上にNi−Auめっき
    層によるパターンを形成してなるプリント配線板におい
    て, 上記Ni−Auめっき層は,導体回路部上に設けた第1
    のNi層と,その上に形成した第2のNi層と,該第2
    のNi層の上に形成したAu層とよりなることを特徴と
    するプリント配線板。
  2. (2)基板にスルーホール用の穴明けを行う穴明け工程
    と, 上記スルーホール形成部分を含むパターン形成部分に第
    1のNi層を形成する第1めっき工程と,フォトレジス
    ト膜を被覆して露光,現像を行う露光工程と, 上記スルーホール形成部分の導体ランドと,導体回路部
    とを形成するエッチング工程と, 上記第1のNi層の表面に更に第2のNi層と,その後
    にAu層とを形成する第2めっき工程とよりなることを
    特徴とするプリント配線板の製造方法。
JP1201758A 1989-08-03 1989-08-03 プリント配線板及びその製造方法 Expired - Lifetime JP2795475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1201758A JP2795475B2 (ja) 1989-08-03 1989-08-03 プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1201758A JP2795475B2 (ja) 1989-08-03 1989-08-03 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0364985A true JPH0364985A (ja) 1991-03-20
JP2795475B2 JP2795475B2 (ja) 1998-09-10

Family

ID=16446453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1201758A Expired - Lifetime JP2795475B2 (ja) 1989-08-03 1989-08-03 プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2795475B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074567A (en) * 1997-02-12 2000-06-13 Shinko Electric Industries Co., Ltd. Method for producing a semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992598A (ja) * 1982-11-18 1984-05-28 鳴海製陶株式会社 電子部品搭載用セラミック基体
JPH01216594A (ja) * 1988-02-25 1989-08-30 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992598A (ja) * 1982-11-18 1984-05-28 鳴海製陶株式会社 電子部品搭載用セラミック基体
JPH01216594A (ja) * 1988-02-25 1989-08-30 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074567A (en) * 1997-02-12 2000-06-13 Shinko Electric Industries Co., Ltd. Method for producing a semiconductor package

Also Published As

Publication number Publication date
JP2795475B2 (ja) 1998-09-10

Similar Documents

Publication Publication Date Title
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CN1202696C (zh) 制作印刷电路板的方法
JPH1012677A (ja) 半導体装置用両面配線テープキャリアの製造方法
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
WO2003043393A1 (en) Circuit board and its manufacturing method
US6472609B2 (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US3850711A (en) Method of forming printed circuit
JPH05183259A (ja) 高密度プリント配線板の製造方法
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
KR100351923B1 (ko) 인쇄회로기판 제조방법
JP2000091722A (ja) プリント配線板及びその製造方法
JPH0364985A (ja) プリント配線板及びその製造方法
JP2000114412A (ja) 回路基板の製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
US6777314B2 (en) Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JP3095857B2 (ja) 電子部品搭載用基板
JP3205089B2 (ja) 多層導体フィルムキャリアの製造方法
JPH1051094A (ja) プリント配線板及びその製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPH02185094A (ja) ピングリツド・アレイパツケージ用配線板の製造法
JP3224056B2 (ja) バンプを備えた可撓性回路基板及びその製造法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080626

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12