JPH0365047B2 - - Google Patents
Info
- Publication number
- JPH0365047B2 JPH0365047B2 JP57061352A JP6135282A JPH0365047B2 JP H0365047 B2 JPH0365047 B2 JP H0365047B2 JP 57061352 A JP57061352 A JP 57061352A JP 6135282 A JP6135282 A JP 6135282A JP H0365047 B2 JPH0365047 B2 JP H0365047B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- partial
- band
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
この発明は、デイジタルカラーエンコーダのロ
ーパスフイルタに適用されるデイジタルフイルタ
に関する。
ーパスフイルタに適用されるデイジタルフイルタ
に関する。
デイジタルフイルタをリアルタイムのプロセツ
サとしてデイジタル信号処理回路内にハードウエ
アとして組み込む場合、係数乗算器として、通常
ROMなどの大容量記憶装置をルツクアツプする
手法をとるものが用いられる。したがつて回路規
模が増大し、デイジタルフイルタをLSI化するこ
とが難しくなる。
サとしてデイジタル信号処理回路内にハードウエ
アとして組み込む場合、係数乗算器として、通常
ROMなどの大容量記憶装置をルツクアツプする
手法をとるものが用いられる。したがつて回路規
模が増大し、デイジタルフイルタをLSI化するこ
とが難しくなる。
そこで、本願出願人は、デイジタルフイルタの
伝達関数を複数の多項式に展開し、この複数の多
項式の係数を整数とし、この複数の多項式と夫々
対応すると共に、係数を加算によつて得るように
なされた部分フイルタを縦続接続した構成のデイ
ジタルフイルタを先に提案している。
伝達関数を複数の多項式に展開し、この複数の多
項式の係数を整数とし、この複数の多項式と夫々
対応すると共に、係数を加算によつて得るように
なされた部分フイルタを縦続接続した構成のデイ
ジタルフイルタを先に提案している。
ところで、総合的に所望の周波数特性（最大平
担特性、チエビシエフ特性など）を得るために、
部分フイルタとして帯域阻外形フイルタ及び帯域
外ブースト形フイルタを組合わせる構成が用いら
れる。この場合、第１図に示すように、入力端子
１から出力端子２に対して帯域阻止形の部分フイ
ルタ３及び帯域外ブースト形例えば高域ブースト
形の部分フイルタ４を順次接続する構成が考えら
れる。
担特性、チエビシエフ特性など）を得るために、
部分フイルタとして帯域阻外形フイルタ及び帯域
外ブースト形フイルタを組合わせる構成が用いら
れる。この場合、第１図に示すように、入力端子
１から出力端子２に対して帯域阻止形の部分フイ
ルタ３及び帯域外ブースト形例えば高域ブースト
形の部分フイルタ４を順次接続する構成が考えら
れる。
今、第２図Ａにおいて実線で示すスペクトル５
を有する信号であつて、破線で示すスペクトル６
の量子化雑音を含む入力信号が入力端子１に供給
されると、帯域阻止形フイルタ３の出力には、第
２図Ｂにおいて、７及び８で示すスペクトルの信
号及び量子化雑音が現れる。阻止帯域でも、量子
化雑音が０とならないが、これは、出力語長制限
による演算量子化雑音が存在するためである。そ
して、第２図Ｃにおいて９で示す周波数特性を有
する高域ブースト形フイルタ４を介されることに
より、１０及び１１で示すスペクトルを有する信
号及び量子化雑音が出力端子２に現れる。このス
ペクトル１１のように、帯域外の量子化雑音が増
強されてしまう。
を有する信号であつて、破線で示すスペクトル６
の量子化雑音を含む入力信号が入力端子１に供給
されると、帯域阻止形フイルタ３の出力には、第
２図Ｂにおいて、７及び８で示すスペクトルの信
号及び量子化雑音が現れる。阻止帯域でも、量子
化雑音が０とならないが、これは、出力語長制限
による演算量子化雑音が存在するためである。そ
して、第２図Ｃにおいて９で示す周波数特性を有
する高域ブースト形フイルタ４を介されることに
より、１０及び１１で示すスペクトルを有する信
号及び量子化雑音が出力端子２に現れる。このス
ペクトル１１のように、帯域外の量子化雑音が増
強されてしまう。
デイジタルカメラの出力を処理するデイジタル
カラーエンコーダに設けられる色差信号の帯域制
限用のローパスフイルタを構成する場合、色差信
号の帯域（0.5MHz又は1.5MHz）より高域に輝度
信号が存在しているため、上述のように、帯域外
の量子化雑音が増強されることは好ましくない。
カラーエンコーダに設けられる色差信号の帯域制
限用のローパスフイルタを構成する場合、色差信
号の帯域（0.5MHz又は1.5MHz）より高域に輝度
信号が存在しているため、上述のように、帯域外
の量子化雑音が増強されることは好ましくない。
この発明は、上述の点を考慮し、第３図に示す
ように、高域ブースト形フイルタ４の後段に帯域
阻止形フイルタ３を接続するようにしたものであ
る。
ように、高域ブースト形フイルタ４の後段に帯域
阻止形フイルタ３を接続するようにしたものであ
る。
前述と同様の周波数特性９を有するフイルタ４
に第４図Ａに示すスペクトルの入力信号が供給さ
れ、その出力には、第４図Ｂに示すように、スペ
クトル１２及び１１を有する信号及び量子化雑音
が現れる。そして、帯域阻止形フイルタ３に供給
され、出力端子２には、第４図Ｃにおいて、１０
で示すスペクトルの信号と１３で示すスペクトル
の量子化雑音とが生じる。このように、信号成分
については、第１図及び第３図の構成の間で差が
生じない。しかし、帯域外における量子化雑音が
増強されることを防止でき、出力語長制限による
演算量子化雑音まで残留雑音を抑えることができ
る。
に第４図Ａに示すスペクトルの入力信号が供給さ
れ、その出力には、第４図Ｂに示すように、スペ
クトル１２及び１１を有する信号及び量子化雑音
が現れる。そして、帯域阻止形フイルタ３に供給
され、出力端子２には、第４図Ｃにおいて、１０
で示すスペクトルの信号と１３で示すスペクトル
の量子化雑音とが生じる。このように、信号成分
については、第１図及び第３図の構成の間で差が
生じない。しかし、帯域外における量子化雑音が
増強されることを防止でき、出力語長制限による
演算量子化雑音まで残留雑音を抑えることができ
る。
以下、この発明をFIR（有限インパルス応答）
フイルタであつて、デイジタル色差信号（Ｉ信
号）の帯域制限用のローパスフイルタに対して適
用した一実施例について、第５図を参照して説明
する。
フイルタであつて、デイジタル色差信号（Ｉ信
号）の帯域制限用のローパスフイルタに対して適
用した一実施例について、第５図を参照して説明
する。
入力端子１には、マトリクス回路からの例えば
2fSC（fSC：カラーサブキヤリア周波数）のサンプ
リング周波数のＩ信号（８ビツトパラレル）が供
給される。また、Ｄは、１／2fSCの単位遅延量を
表わし、ラツチ回路によつて単位遅延回路が実現
される。入力端子１及び出力端子２間に、遅延回
路１４，１８と部分フイルタ１５，１６，１７，
１９，２０とが縦続接続されている。この遅延回
路１４及び１８は、Ｑ信号用のローパスフイルタ
と回路構成を共通とし、群遅延時間を等しいもの
とするために挿入されているものである。
2fSC（fSC：カラーサブキヤリア周波数）のサンプ
リング周波数のＩ信号（８ビツトパラレル）が供
給される。また、Ｄは、１／2fSCの単位遅延量を
表わし、ラツチ回路によつて単位遅延回路が実現
される。入力端子１及び出力端子２間に、遅延回
路１４，１８と部分フイルタ１５，１６，１７，
１９，２０とが縦続接続されている。この遅延回
路１４及び１８は、Ｑ信号用のローパスフイルタ
と回路構成を共通とし、群遅延時間を等しいもの
とするために挿入されているものである。
部分フイルタ１５，１６，１９，２０は、単位
遅延回路の入出力を加算する構成であつて、夫々
（Ｚ＋１）の伝達関数を有するものであり、帯域
阻止形フイルタである。また、部分フイルタ１７
の伝達関数は −Z2＋16Z2−８（Z3＋Ｚ）＋２（Z3＋Ｚ） ＋Z4＋１＝Z4−6Z3＋14Z2−6Z＋１ である。この部分フイルタ１７は、高域ブースト
形フイルタである。
遅延回路の入出力を加算する構成であつて、夫々
（Ｚ＋１）の伝達関数を有するものであり、帯域
阻止形フイルタである。また、部分フイルタ１７
の伝達関数は −Z2＋16Z2−８（Z3＋Ｚ）＋２（Z3＋Ｚ） ＋Z4＋１＝Z4−6Z3＋14Z2−6Z＋１ である。この部分フイルタ１７は、高域ブースト
形フイルタである。
なお、上述の伝達関数は、簡単のため、群遅延
時間及びゲインの項を無視したものである。
時間及びゲインの項を無視したものである。
そして、第５図に示す構成のデイジタルフイル
タは、1.3MHzで−2dB以下、3.6MHzで−20dB以
上の減衰量のローパス特性を有し、Ｉ信号の帯域
を1.5MHzに制限する。
タは、1.3MHzで−2dB以下、3.6MHzで−20dB以
上の減衰量のローパス特性を有し、Ｉ信号の帯域
を1.5MHzに制限する。
また、この発明は、Ｑ信号の帯域を0.5MHzに
制限するためのＱ信号用のローパスフイルタに対
しても適用することができる。その場合の部分フ
イルタの伝達関数H1（ｚ）〜H7（ｚ）は、入力端
子から出力端子に向かう順序で下記に示すものと
される。
制限するためのＱ信号用のローパスフイルタに対
しても適用することができる。その場合の部分フ
イルタの伝達関数H1（ｚ）〜H7（ｚ）は、入力端
子から出力端子に向かう順序で下記に示すものと
される。
H1（ｚ）＝Z2＋１
H2（ｚ）＝Z3＋１
H3（ｚ）＝Z3＋１
H4（ｚ）＝15Z4＋8Z3＋18Z2＋8Z＋15
H5（ｚ）＝−Z3＋2Z5＋2Z4＋2Z3−１
H6（ｚ）＝Ｚ＋１
H7（ｚ）＝Ｚ＋１
上述の伝達関数H4（ｚ）、H6（ｚ）、H7（ｚ）を
夫々有する部分フイルタは、帯域阻止形フイルタ
であり、伝達関数H5（ｚ）を有する部分フイルタ
は、高域ブースト形フイルタである。
夫々有する部分フイルタは、帯域阻止形フイルタ
であり、伝達関数H5（ｚ）を有する部分フイルタ
は、高域ブースト形フイルタである。
上述の説明から理解されるように、この発明に
依れば、帯域外の量子化雑音を出力語長制限によ
るレベルに抑えることができる。したがつて、部
分フイルタの段間における語長は、通常帯域内に
のみ着目して定めれば良く、デイジタルフイルタ
の計が容易となる。
依れば、帯域外の量子化雑音を出力語長制限によ
るレベルに抑えることができる。したがつて、部
分フイルタの段間における語長は、通常帯域内に
のみ着目して定めれば良く、デイジタルフイルタ
の計が容易となる。
また、上述の実施例のように、伝達関数の係数
が整数の部分フイルタを縦続接続する構成とすれ
ば、データ変換テーブルが拡納された大規模な
ROMを必要とせず、CMOSなどによるランダム
ロジツクで実現することができ、LSI化に好適な
ものとできる。また、ROMの規模が極端に大き
くならないように、データ変換テーブル自体が近
似値であるため、これによる特性変化などの悪影
響が生じる。しかし、この発明は、係数を整数と
して最初から設計しているので、かかる問題点を
発生しない。
が整数の部分フイルタを縦続接続する構成とすれ
ば、データ変換テーブルが拡納された大規模な
ROMを必要とせず、CMOSなどによるランダム
ロジツクで実現することができ、LSI化に好適な
ものとできる。また、ROMの規模が極端に大き
くならないように、データ変換テーブル自体が近
似値であるため、これによる特性変化などの悪影
響が生じる。しかし、この発明は、係数を整数と
して最初から設計しているので、かかる問題点を
発生しない。
なお、この発明は、ローパスフイルタに限ら
ず、ハイパスフイルタ或いはバンドパスフイルタ
に対しても同様に適用することができる。
ず、ハイパスフイルタ或いはバンドパスフイルタ
に対しても同様に適用することができる。
第１図及び第２図はこの発明の説明の参考に用
いるブロツク図及び周波数特性図、第３図及び第
４図はこの発明に用いるブロツク図及び周波数特
性図、第５図はこの発明の一実施例の構成を示す
ブロツク図である。 １……入力端子、２……出力端子、３……帯域
阻止形フイルタ、４……高域ブースト形フイル
タ、１５，１６，１７，１９，２０……部分フイ
ルタ。
いるブロツク図及び周波数特性図、第３図及び第
４図はこの発明に用いるブロツク図及び周波数特
性図、第５図はこの発明の一実施例の構成を示す
ブロツク図である。 １……入力端子、２……出力端子、３……帯域
阻止形フイルタ、４……高域ブースト形フイル
タ、１５，１６，１７，１９，２０……部分フイ
ルタ。
Claims (1)
- 【特許請求の範囲】 １ 伝達関数を複数の多項式の積に展開した際に
与えられる多項式の夫々と対応する複数の部分フ
イルタを縦続接続してなり、上記複数の部分フイ
ルタには、少なくとも帯域外ブースト形の特性を
有する部分フイルタと帯域阻止形の部分フイルタ
とを有し、通過帯域が平坦な特性を有するデイジ
タルフイルタにおいて、 上記帯域外ブースト形の特性を有する部分フイ
ルタの後段に上記帯域阻止形の部分フイルタを接
続するようにしたデイジタルフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135282A JPS58178621A (ja) | 1982-04-13 | 1982-04-13 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135282A JPS58178621A (ja) | 1982-04-13 | 1982-04-13 | デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178621A JPS58178621A (ja) | 1983-10-19 |
| JPH0365047B2 true JPH0365047B2 (ja) | 1991-10-09 |
Family
ID=13168656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135282A Granted JPS58178621A (ja) | 1982-04-13 | 1982-04-13 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178621A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012039232A (ja) * | 2010-08-04 | 2012-02-23 | Sharp Corp | 信号処理装置、テレビ、信号処理方法、プログラムおよび記録媒体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121455A (en) * | 1974-08-16 | 1976-02-20 | Hitachi Ltd | Deijitaru fuiruta |
-
1982
- 1982-04-13 JP JP6135282A patent/JPS58178621A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58178621A (ja) | 1983-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860317A (en) | Noise-reduction signal processing arrangement | |
| US5673044A (en) | Cascaded recursive transversal filter for sigma-delta modulators | |
| US4317092A (en) | Recursive low pass digital filter | |
| US4016410A (en) | Signal processor with digital filter and integrating network | |
| JPH0342527B2 (ja) | ||
| JP3130105B2 (ja) | Ｄ／ａ変換器用シグマ・デルタ変調器 | |
| US5689449A (en) | Decimation filter | |
| US3904978A (en) | Active resistor-capacitor filter arrangement | |
| US5408233A (en) | Noise source for an analog-to-digital converter | |
| JPH0365047B2 (ja) | ||
| US4635119A (en) | Integrated circuit of a digital filter for the luminance channel of a color-television receiver | |
| JP2002043965A (ja) | 受信機 | |
| JPH0363250B2 (ja) | ||
| JPS61192113A (ja) | レ−ト変換デイジタル・フイルタ | |
| US4984187A (en) | First order recursive digital filter without multiplier | |
| JPH0374047B2 (ja) | ||
| JP2770579B2 (ja) | ノイズ除去装置 | |
| JPH057127A (ja) | 可変遅延回路 | |
| JPH0693599B2 (ja) | 低周波デイジタル・ノツチ・フイルタ | |
| GB2133238A (en) | Coder/decoder arrangements | |
| JP3236440B2 (ja) | フィルタ回路装置 | |
| JPH0348716B2 (ja) | ||
| CA1269723A (en) | Notch filter for an interpolator/decimator filter structure | |
| JPS62146003A (ja) | デイジタル信号処理装置 | |
| JPS637488B2 (ja) |