JPH0334246B2

JPH0334246B2 -

Info

Publication number: JPH0334246B2
Application number: JP58060263A
Authority: JP
Inventors: Takashi Akai; Katsuro Okamoto; Shiro Usui
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-04-06
Filing date: 1983-04-06
Publication date: 1991-05-22
Also published as: JPS59185421A

Description

【発明の詳細な説明】本発明はデイジタル信号装置に関する。

デイジタル信号の微分フイルタリング操作や平
滑操作は波形自動計測、デイジタル画像処理など
の分野における基本的な演算処理の一つである。
一般に、離散的な時系列信号のデイジタルフイル
タリング処理を行う場合、乗除算処理が必要とさ
れている。従来本処理をミニコンピユータやマイ
クロコンピユータによりソフトウエアで実現する
場合には、乗除算の繰り返し演算が行われるた
め、処理時間がかかり、信号の実時間処理には供
しにくいという欠点があつた。他方上記フイルタ
リング処理をハードウエアで実現する場合は乗除
算回路が必要であり、回路構成が複雑になるこ
と、演算速度がデータ長に影響されること、高い
精度が必要とされることなどの問題があつた。

さらに、従来時系列信号の微分フイルタリング
操作や、平滑化操作は、各々異なつた構成のフイ
ルタで行われているため、同一時刻にある時系列
原信号が異なるフイルタに入力された場合、その
出力信号は、各々位相にずれを生じており、各フ
イルタリング出力信号間、ないしは原信号との同
期をとることは困難であつた。

本発明の目的は、高次微分フイルタリング、平
滑化などの異種のフイルタリング処理が適宜選択
でき、さらにこれらの出力信号の位相がずれるこ
となく同一時刻に得ることができる信号処理装置
を提供することである。

本発明によれば、時系列的にサンプリングされ
た入力デイジタル信号を遅延して、第１の信号を
中心として時系列的に前後に等間隔である第２と
第３の信号を一対として予め定めた数の対の信号
を出力する遅延手段と、前記第１の信号と、０又
は１の値をとる第１の係数信号とを乗算する第１
の乗算手段と、前記第２の信号と、＋１又は−１
の値をとる第２の係数信号とを乗算する第２の乗
算手段と、前記第３の信号と前記第２の乗算手段
の出力とを加算する第１の加算手段と、前記第１
の加算手段の出力と、前記第２又は第３の信号の
時間間隔に対応して０又は１の値をとる第２の係
数信号とを乗算する第３の乗算手段とを有する基
本回路を前記予め定めた数だけ設けるとともに、
これら基本回路の出力を加算する第２の加算手段
と、前記第１の乗算手段の出力と前記第２の加算
手段の出力とを加算する第３の加算手段とを、そ
れぞれが有する第１、第２および第３のフイルタ
回路を備え、前記第２のフイルタ回路は前記第１
のフイルタ回路の前記第１の信号を前記入力デイ
ジタル信号として入力し、前記第３のフイルタ回
路は前記第１のフイルタ回路の前記第３の加算手
段の出力を前記入力デイジタル信号として入力し
て構成されることを特徴とする信号処理装置と、時系列的にサンプリングされた入力デイジタル
信号を遅延して、第１の信号を中心として時系列
的に前後に等間隔である第２と第３の信号を一対
として予め定めた数の対の信号を出力する遅延手
段と、前記第１の信号と、０又は１の値をとる第
１の係数信号とを乗算する第１の乗算手段と、前
記第２の信号と、＋１又は−１の値をとる第２の
係数信号とを乗算する第２の乗算手段と、前記第
３の信号と前記第２の乗算手段の出力とを加算す
る第１の加算手段と、前記第１の加算手段の出力
と、前記第２又は第３の信号の時間間隔に対応し
て０又は１の値をとる第２の係数信号とを乗算す
る第３の乗算手段とを有する基本回路を前記予め
定めた数だけ設けるとともに、これら基本回路の
出力を加算する第２の加算手段と、前記第１の乗
算手段の出力と前記第２の加算手段の出力とを加
算する第３の加算手段とを、それぞれが有する第
１と第２のフイルタ回路を備え、前記第２のフイ
ルタ回路は前記フイルタ回路の前記第１のフイル
タ回路の前記第３の加算手段の出力を前記入力デ
イジタル信号として入力して構成されることを特
徴とする信号処理装置とが得られる。

次に本発明を詳細に説明してゆく。低域微分処
理における理想周波数特性は、式(1)で与えられ
る。

H〓⁽¹⁾（ω）＝jω ｜ω｜≦απ ０ απ＜｜ω｜＜π (1) ここでαπ（０＜α＜１）はカツトオフ周波数を
示し、サンプリング周期はＴ＝１と仮定してい
る。

この周波数特性を図１に示す。式(1)で表現され
た特性を非巡回対称型FIRフイルタで近似した場
合、その周波数特性は式(2)で与えられる。

F⁽¹⁾（ω）＝ｊ_P 〓ⁿ⁼¹ _o sin nω (2) 式(2)を時間域で表現すると、１次微分フイルタ
リングの出力信号系列y_k ⁽¹⁾は式(3)の如く入力信号
系列x_kの中心差分の波形和として表現される。

y_k ⁽¹⁾＝ｄ／２_P 〓ⁿ⁼¹ h_o（x_k+o−x_k-o） (3) ここでh_o＝ｄ・h_o、ｄ＝１／_P 〓ⁿ⁼¹ （ｎ・h_o）Ｔ
を示す。式(3)においてｄはスケールフアクタ（定
数）であつて、式(3)の差分演算には無関係である
ので、実際の演算では考慮する必要がない。さら
に、式(3)において、h_oを“０”ないしは“１”と
設定すれば、式(3)は、差分演算のみで１次微分特
性が実現できることを示している。

次に平滑化処理における周波数特性を、式(4)で
表現する。

F^(m)(ω)＝₀ ^(m)＋２_P 〓ⁿ⁼¹ _o cos(nω) (4) 式(4)を時間域で表現すると平滑化処理出力信号
y_k ^(m)は式(5)の如く入力信号系列x_kとx_kを中心とし
た時間的に対称な信号系列の線形和として表現さ
れる。

y_k ^(m)＝h₀ ^(m)x_k＋_P 〓ⁿ⁼¹ h_o ^(m)（x_k+o＋x_k-o） (5) ここで_o ^(m)＝ｄ・h_o ^(m)、ｄ＝１／_P 〓^n=-P h_o ^(m)を示
す。式(4)において、ｄはスケールフアクタ（定
数）であり、h_o ^(m)を“０”ないしは“１”とする
と、式(5)は単純な線形和のみで平滑特性が実現で
きることを示している。

ここで、式(3)の差分の項（x_k+o−x_k-o）に注目
すると、式(5)の線形和の項（x_k+o＋x_k-o）は、式
(3)中の第２項の時系列信号x_k-oの符号を変換した
ものに相当している。これは式(5)に基づく平滑化
操作が式(3)で表わされる微分操作のうち、減算操
作を加算操作に置換し、h₀に相当する項を加算す
ることで実現することを示している。この減算操
作と加算操作との選択を外部信号により切り換
え、選択できる方式を図２に示す。図２に示され
た演算方式に加算装置および信号遅延装置を接続
することで、式(3)および式(5)で示された微分およ
び平滑処理に併用できる信号処理装置が実現でき
る。

本発明の信号処理方式は、式(3)および式(5)によ
り一般的に式(6)で表現される。

y_k＝h₀x_k＋_P 〓ⁿ⁼¹ h_o（x_k+o＋ｊ・x_k-o） (6) ここでh_o h₀＝０ないしは１ｊ＝±１である。式(6)は信号遅延手段、加算手段が加減算
選択手段を含み図３に示すようなプロセツサとし
て実現される。図３において、１は最大2p＋１
の遅延時間を持つシフトレジスタなどの信号遅延
手段であり、２は式(6)におけるh₀、h_oなどの係数
の演算および線形和ないしは差分演算を行う手段
に相当する。図３の構成で、クロツクを適当に選
択し、h₀〜h_o、ｊなど係数を目的とするフイルタ
リング操作に応じて設定することにより、シフト
レジスタ１の入力となつている信号から時間（ｐ
＋１）だけ離れた時刻の原信号x_kの微分フイルタ
リング出力（ないしは平滑化出力）y_kが得られ
る。ここでy_kは原信号x_kと同期がとられており、
位相のずれはない。

次に上記に示した動作を行うプロセツサを図４
の如くカスケード接続し、木構造となるように構
成する。上記プロセツサをＦと表わし階層Ｊにあ
るプロセツサのｉ番目をF^(J) _iとする。前記の説明
によつてF^(J) _iに時系列信号が入力されることによ
り、入力信号より時刻ｐ＋１だけ遅れた厚信号
x^(J) _i、₁およびそのフイルタリング出力信号x^(J) _i、₂が
得られる。次に、F^(J) _iの出力信号が次の段の微分
ないしは平滑化特性をもつたプロセツサF^(J+1) _i、
F^(J+1) _i+1に入力される。プロセツサF^(J+1) _i、F^(J+1) _i+
1によ
つて出力された４種の信号x^(J+1) _i、₁とx^(J+1) _i、₂およ
び
x^(J+1) _i+1、₁とx^(J+1) _i+1、₂は、前記の説明によつて示
した
通り、位相のずれはない。また信号x^(J+1) _i、₁と
x^(J+1) _i+1、₁、x^(J+1) _i、₂、x^(J+1) _i+1、₂についてもF^(
J+1) _i F^(J+1) _i+1へ
の入力信号x^(J) _i-1、x^(J) _i、₂に位相のずれがないこと
か
ら、同一時刻に生起したものとみなすことができ
る。従つて、このようなプロセツサをカスケード
接続し、木構造とすることで、“木”の同一階層
にある各種フイルタリング出力信号はすべて、位
相が一致していることになり、しかも各々の信号
は異なつたフイルタリング処理が行われた結果を
示している。

また図３に示したプロセツサは以上の説明よ
り、加減算の選択および係数を外部からの信号で
変化させることにより多種の異なつた周波数特性
をもつ、微分フイルタリンク操作ないしは、平滑
化操作を行う。従つてこのプロセツサを図４に示
す構造で多層に接続した場合、各プロセツサの特
性により、多段（高次）微分フイルタリング出力
信号高次平滑化出力信号、高次微分出力信号の高
次平滑化出力信号などが同一で単純な構成から得
られる。

次に前述のプロセツサを３段、木構造にカスケ
ード接続した信号処理の実施例について説明す
る。図５においてF₁、F₃は微分特性をもつフイ
ルタとして動作し、F₂は平滑化特性を持つフイ
ルタとして動作するとする。動作について述べる
と、F₁のプロセツサにより入力信号Ｘの一次微
分信号X〓′が得られる。この微分された信号X〓′は
実際の入力信号より（ｐ＋１）クロツク遅れたも
のでありプロセツサのもう一方の出力信号X′と
位相が同一である。次にF₂のプロセツサにより、
信号X′を平滑化した信号″が得られ、この″
はX′より（ｐ＋１）フロツク遅れた信号X″と同
位相となる。一方F₃のプロセツサからは、前段
F₁からの出力信号X〓′を１次微分した信号、つま
り１段目の入力信号Ｘからみて２次微分された信
号X¨″およびF₃の入力信号X〓′に（ｐ＋１）クロツ
ク遅れた信号X〓″が得られる。すなわち、木構造
を持つた本信号処理方式の最下層では、入力信号
Ｘより２（ｐ＋１）クロツク遅れた信号X″の平滑
化信号″、一次微分出力信号X〓″、二次微分出力
信号X¨″が得られ、しかもこれら４種の信号間に
位相のずれは生じない。

次に、式(6)においてh_oを変化させることで同一
構成を持ちながら、その周波数特性が変化するこ
とを以下に示す。例えば、式(6)に於けるｐを４と
し、図３に示すプロセツサが微分フイルタリング
を行うプロセツサと仮定すると（h₀＝０、ｊ＝−
１）、h₁、h₂、h₃、h₄をそれぞれ“０”、“１”に
する組合せで15種類の微分特性が得られる。また
図３に示すプロセツサを平滑化を行うプロセツサ
と仮定すると（ｊ＝＋１）ではh₀、h₁、h₂、h₃、
h₄をそれぞれ“０”、“１”にする組合せで30種類
の平滑化特性が得られる。（このとき全て“０”
の場合とh₀のみ“１”の場合は意味を持たないの
でこれを除く。）従つて図５の如く複数層の木構
造を持つプロセツサを構成した場合、非常に多種
類のフイルタリング出力が得られることになる。
１例を示すと、図５において、１層目の微分フイ
ルタリングを行うプロセツサF₁のパラメータをh₀
＝０、h₁＝０、h₂＝１、h₃＝１、h₄＝０、ｊ＝−
１とし、２層目の微分フイルタリングを行うプロ
セツサF₃のパラメータをh₀＝０、h₁＝１、h₂＝
１、h₃＝１、h₄＝０、ｊ＝−１とした場合の２層
目の出力信号、すなわち２次微分出力信号の周波
数特性は図６のようになる。

同様に、図７は２段平滑特性を示す図であり、
１段目のパラメータはh₀＝１、h₁＝１、h₂＝１、
h₃＝０、h₄＝０、及びｊ＝１であり、２段目のパ
ラメータはh₀＝１、h₁＝１、h₂＝１、h₃＝１、h₄
＝０、及びｊ＝１である。

以下、図８は微分・平滑特性を示し、１段目で
h₀＝０、h₁＝１、h₂＝１、h₃＝１、h₄＝０、ｊ＝
−１、２段目でh₀＝１、h₁＝１、h₂＝１、h₃＝
０、h₄＝０、ｊ＝１であり、図９も微分・平滑特
性を示し、１段目でh₀＝０、h₁＝１、h₂＝０、h₃
＝０、h₄＝０、ｊ＝−１、２段目でh₀ニ１、h₁＝
０、h₂＝０、h₃＝０、h₄＝１、ｊ＝１である。

以上、本発明に依ると、従来の方式に比べて次
の様な効果が得られる。(1)公知のデイジタルフイ
ルタに比較して、本方式は乗除算演算処理を必要
としないため、高次のフイルタリング処理におい
ても高速処理が可能である。(2)微分フイルタリン
グおよび平滑化が併用出来るプロセツサを木構造
に構成することで、その最終段では、位相のずれ
がない微分フイルタリング出力信号、平滑化信号
が得られる。(3)木構造に構成されたプロセツサに
付与する係数を各プロセツサで変化させることは
よつて、構造を変えずに多種類に亘る周波数特性
を持つた微分フイルタリーグないしは平滑化が実
現可能である。(4)データの長さを増加する場合で
も、演算速度や、位相がデータ長によつて影響を
受けることがない。(5)本方式は加算手段、信号遅
延手段など、比較的単純な構成で実現でき、しか
も、その構成を複数層の木構造となるようにカス
ケード接続されるだけなので全体の回路構成とし
て、単純になり、部品構成も従来のデイジタルフ
イルタをハードウエアで実現した場合に比べて減
少する。

【図面の簡単な説明】

図１は低域微分処理における理想周波数特性を
示す図、図２は外部からの制御信号により加算動
作と減算動作が切換わる構成の一例を示す図、図
３は本発明に利用されるプロセツサの構成を示す
図、図４は本発明の一実施例を示す図で、図３の
構成を木構造に構成した図、図５は図３の構成の
具体的一例を示す図、図６〜図９はパラメータあ
る値に選んだ場合の特性の例を示す図。

Claims

【特許請求の範囲】１第１、第２および第３のフイルタ回路を含
み；該第１、第２および第３のフイルタ回路のそれ
ぞれが、時系列的にサンプリングされた入力デイジタル
信号を遅延して、第１の信号（χ_k）を中心として
時系列的に前後に等間隔である第２の信号
（χ_k-o）および第３の信号（χ_k+o）を一対として
予め定めた数（Ｐ）の対の信号を出力する遅延手
段と、前記第１の信号と０または１の値をとる第１の
係数信号（h₀）とを乗算する第１の乗算処理
（χ_k・h₀）と、前記第２の信号と＋１または−１
の値をとる第２の係数信号(j)とを乗算する第２の
乗算処理（ｊ・χ_k-o）と、前記第３の信号と前記
第２の乗算処理の乗算結果とを加算する第１の加
算処理（χ_k+o＋ｊ・χ_k-o）と、前記第１の加算処
理の加算結果と前記第２または第３の信号の時間
間隔に対応して０または１の値をとる第３の係数
信号（h_o）とを乗算する第３の乗算処理（h_o・
（χ_k+o＋ｊ・χ_k-o））と、前記第３の乗算処理を予
め定めた回数（Ｐ）だけ実行し各乗算結果を加算
する第２の加算処理（_P 〓ⁿ⁼¹ h_o・（χ_k+o＋ｊ・χ_k-o））
と、前記第１の乗算処理の乗算結果と前記第２の
加算処理の加算結果とを加算する第３の加算処理
（h₀・χ_k＋_P 〓ⁿ⁼¹ h₀・（χ_k+o＋ｊ・χ_k-o））とを実行す
る演算手段とを備え；前記第２のフイルタ回路の前記遅延手段は前記
第１のフイルタ回路の前記第１の信号を前記入力
デイジタル信号として入力し、前記第３のフイル
タ回路の前記遅延手段は前記第１のフイルタ回路
の前記第３の加算処理の加算結果を前記入力デイ
ジタル信号として入出して構成されることを特徴
とする信号処理装置。２第１および第２のフイルタ回路を含み；該第１および第２のフイルタ回路のそれぞれ
が、時系列的にサンプリングされた入力デイジタル
信号を遅延して、第１の信号（χ_k）を中心として
時系列的に前後に等間隔である第２の信号
（χ_k-o）および第３の信号（χ_k+o）を一対として
予め定めた数（Ｐ）の対の信号を出力する遅延手
段と、前記第１の信号と０または１の値をとる第１の
係数信号（h₀）とを乗算する第１の乗算処理
（χ_k・h₀）と、前記第２の信号と＋１または−１
の値をとる第２の係数信号(j)とを乗算する第２の
乗算処理（ｊ・χ_k-o）と、前記第３の信号と前記
第２の乗算処理の乗算結果とを加算する第１の加
算処理（χ_k+o＋ｊ・χ_k-o）と、前記第１の加算処
理の加算結果と前記第２または第３の信号の時間
間隔に対応して０または１の値をとる第３の係数
信号（h_o）とを乗算する第３の乗算処理（h_o・
（χ_k+o＋ｊ・χ_k-o））と、前記第３の乗算処理を予
め定めた回数（Ｐ）だけ実行し各乗算結果を加算
する第２の加算処理（_P 〓ⁿ⁼¹ h_o・（χ_k+o＋ｊ・χ_k-o））
と、前記第１の乗算処理の乗算結果と前記第２の
加算処理の加算結果とを加算する第３の加算処理
（h₀・χ_k＋_P 〓ⁿ⁼¹ h₀・（χ_k+o＋ｊ・χ_k-o））とを実行す
る演算手段とを備え；前記第２のフイルタ回路の前記遅延手段は前記
第１のフイルタ回路の前記第３の加算処理の加算
結果を前記入力デイジタル信号として入出して構
成されることを特徴とする信号処理装置。