JPH0365049B2 - - Google Patents
Info
- Publication number
- JPH0365049B2 JPH0365049B2 JP56157086A JP15708681A JPH0365049B2 JP H0365049 B2 JPH0365049 B2 JP H0365049B2 JP 56157086 A JP56157086 A JP 56157086A JP 15708681 A JP15708681 A JP 15708681A JP H0365049 B2 JPH0365049 B2 JP H0365049B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output
- comparator
- reference voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は入力信号レベルがある値以上にある時
に、出力信号を発生するスイツチング回路に関す
るもので、入力信号に雑音などの微小な交流成分
が含まれていても安定した出力が得られるよう構
成したものである。
に、出力信号を発生するスイツチング回路に関す
るもので、入力信号に雑音などの微小な交流成分
が含まれていても安定した出力が得られるよう構
成したものである。
従来のスイツチング回路の１例のブロツク図を
第１図及び第２図に示す。
第１図及び第２図に示す。
第１図に示すスイツチング回路において、比較
器２の利得が無限大、判定基準電源３の電位が1/
２のとき、第３図に示す交流成分を含む入力信号
が入力端１に印加されると出力端４には第４図に
示す様な不安定な出力が現われる。
器２の利得が無限大、判定基準電源３の電位が1/
２のとき、第３図に示す交流成分を含む入力信号
が入力端１に印加されると出力端４には第４図に
示す様な不安定な出力が現われる。
次に第２図に示すスイツチング回路において、
第３図に示す交流成分を含む入力信号を入力端１
に印加し、比較器２の利得を無限大とし、基準電
圧発生器５の出力を出力端４が高電位から低電位
に移つたときはV1からV3へ、低電位から高電位
に移つたときにはV3からV1に切換える様にする
と出力端４には第５図に示す様な安定した出力が
得られる。この場合の入出力特性は第６図に示す
様ないわゆるヒステリシス特性を示す。△Ｖはヒ
ステリシス幅であり、スイツチング回路の出力端
４に接続される外部回路などに支配される条件か
ら決定される。
第３図に示す交流成分を含む入力信号を入力端１
に印加し、比較器２の利得を無限大とし、基準電
圧発生器５の出力を出力端４が高電位から低電位
に移つたときはV1からV3へ、低電位から高電位
に移つたときにはV3からV1に切換える様にする
と出力端４には第５図に示す様な安定した出力が
得られる。この場合の入出力特性は第６図に示す
様ないわゆるヒステリシス特性を示す。△Ｖはヒ
ステリシス幅であり、スイツチング回路の出力端
４に接続される外部回路などに支配される条件か
ら決定される。
ここで、現実にはスイツチング回路の利得が有
限であるから第６図の入出力特性は第７図の様に
なる。ここで、比較器２の利得は入力レベルと無
関係に有限且つ一定とし、基準電圧発生器５は入
力がVaに達するとそのの出力が切換わり比較器
２とで形成している閉ループに正帰還がかかつて
出力端４の電位が非可逆的に変化するものと仮定
する。第７図において、△V1あるいは△V3の領
域では、比較器２が線型増幅器として動作し、入
力に含まれる微小な交流成分が増幅されて出力に
現われるので、出力端４に接続される外部回路の
検出レベルが丁度Vaに等しい場合は問題ないが、
検出レベルがVaとは異なる場合や検出レベルが
幅を持つ場合が一般的であり、△V1あるいは△
V3の領域一部分で、外部回路が不安定に動作す
る。
限であるから第６図の入出力特性は第７図の様に
なる。ここで、比較器２の利得は入力レベルと無
関係に有限且つ一定とし、基準電圧発生器５は入
力がVaに達するとそのの出力が切換わり比較器
２とで形成している閉ループに正帰還がかかつて
出力端４の電位が非可逆的に変化するものと仮定
する。第７図において、△V1あるいは△V3の領
域では、比較器２が線型増幅器として動作し、入
力に含まれる微小な交流成分が増幅されて出力に
現われるので、出力端４に接続される外部回路の
検出レベルが丁度Vaに等しい場合は問題ないが、
検出レベルがVaとは異なる場合や検出レベルが
幅を持つ場合が一般的であり、△V1あるいは△
V3の領域一部分で、外部回路が不安定に動作す
る。
したがつて、△V1およびV3をを極力小さくす
ることが、安定した出力が得られるスイツチング
回路の条件であり、そのためには比較器２の利得
を可能な限り大きくすることが当然要求されるこ
とであるが種々のマイナス要因によつて限度があ
る。本発明は、比較器２の利得を最大限大きくし
た上でさらに△V1および△V3を小さくし、出力
を安定化する回路を提供しようとするものであ
る。以下その内容をを添付図面を用いて説明す
る。
ることが、安定した出力が得られるスイツチング
回路の条件であり、そのためには比較器２の利得
を可能な限り大きくすることが当然要求されるこ
とであるが種々のマイナス要因によつて限度があ
る。本発明は、比較器２の利得を最大限大きくし
た上でさらに△V1および△V3を小さくし、出力
を安定化する回路を提供しようとするものであ
る。以下その内容をを添付図面を用いて説明す
る。
本発明の一実施例のブロツク図を第８図に示
す。すなわち、出力端４の出力信号と第２の基準
電圧発生器７の出力信号とを入力する第２の比較
器６の出力で基準電圧発生器５および前記第２の
基準電圧発生器７を駆動するものである。ここで
第２の比較器６の利得は入力レベルとは無関係に
有限且つ一定であり、その出力は後記の具体例と
対応させるため入力に対して逆相と仮定するが、
同相であつても何ら問題はない。第２の基準電圧
発生器７の出力は、第２の比較器６の出力である
Ｃ点の電位が低電位から高電位へ移つたときには
VbからVcへ、高電位から低電位に移つたときに
はVcからVbへ切換える。ここでVb＞Va＞Vcの
関係が成立し、出力端４に接続される外部回路の
検出レベルは中心値がVaにほぼ等しく且つその
幅がVa−Vcに比べて充分小さいものと仮定する
と、第８図に示すスイツチング回路の入出力特性
は第９図のようになる。第９図において線型動作
の領域は△V′1および△V′3と従来回路の△V1お
よび△V3に比べて大幅に小さくなつている。基
準電圧発生器７の出力であるVbとVcの差を可能
な限り大きくすれば、△V′1および△V′3はさらに
小さくなる。またヒステリシス幅△V′（＝V′3−
V′1）は従来回路に比べて小さくなつているが前
述のように外的要因に支配されるので、従来回路
と同等の幅あるいは所望の幅になるように定数設
定を行なえばよい。
す。すなわち、出力端４の出力信号と第２の基準
電圧発生器７の出力信号とを入力する第２の比較
器６の出力で基準電圧発生器５および前記第２の
基準電圧発生器７を駆動するものである。ここで
第２の比較器６の利得は入力レベルとは無関係に
有限且つ一定であり、その出力は後記の具体例と
対応させるため入力に対して逆相と仮定するが、
同相であつても何ら問題はない。第２の基準電圧
発生器７の出力は、第２の比較器６の出力である
Ｃ点の電位が低電位から高電位へ移つたときには
VbからVcへ、高電位から低電位に移つたときに
はVcからVbへ切換える。ここでVb＞Va＞Vcの
関係が成立し、出力端４に接続される外部回路の
検出レベルは中心値がVaにほぼ等しく且つその
幅がVa−Vcに比べて充分小さいものと仮定する
と、第８図に示すスイツチング回路の入出力特性
は第９図のようになる。第９図において線型動作
の領域は△V′1および△V′3と従来回路の△V1お
よび△V3に比べて大幅に小さくなつている。基
準電圧発生器７の出力であるVbとVcの差を可能
な限り大きくすれば、△V′1および△V′3はさらに
小さくなる。またヒステリシス幅△V′（＝V′3−
V′1）は従来回路に比べて小さくなつているが前
述のように外的要因に支配されるので、従来回路
と同等の幅あるいは所望の幅になるように定数設
定を行なえばよい。
第９図では、わかり易くするために比較器２お
よび６の利得を誇張して小さく記しているので、
実際には△V′1および△V′3は極めて小さいもので
あり、本発明によつて、入力に交流成分が含まれ
る場合でも、実用上充分に安定した出力が得られ
るスイツチング回路を提供することが可能であ
る。
よび６の利得を誇張して小さく記しているので、
実際には△V′1および△V′3は極めて小さいもので
あり、本発明によつて、入力に交流成分が含まれ
る場合でも、実用上充分に安定した出力が得られ
るスイツチング回路を提供することが可能であ
る。
第１０図に本発明の具体回路例を示す。本回路
はIC化に適するように考慮して設計された例で
ある。第１０図において、９〜１５が第１の比較
器２を構成し、１６〜１８が第１の基準電圧発生
器５を構成し、２１〜２４が第２の比較器６を構
成し、２５と２６が第２の基準電圧発生器７を構
成し、２７〜３５は出力端４に接続された外部回
路を構成し、３６は正電源Vccである。細部を説
明すると、１は入力信号が印加される入力端で、
バイアス用抵抗９を介して接地されたトランジス
タ１０のベースに接続する。トランジスタ１０，
１１は差動アンプを構成し、互いの共通エミツタ
は定電流源１２を介して接地し、トランジスタ１
０のコレクタは正電源Vccに接続し、トランジス
タ１１のコレクタはは負荷抵抗１３を介して正電
源Vccに接続し且つエミツタホロワトランジスタ
１４のベースに接続する。トランジスタ１１のベ
ースはバイアス抵抗１６を介して正電源Vccに接
続し且つ定電流源１８を介して接地し且つ電位シ
フト用抵抗１７を介してスイツチングトランジス
タ２０のエミツタに接続する。トランジスタ１４
のエミツタはレベルシフト用抵抗１９を介してス
イツチング回路の出力端４および定電流源１５を
介して接地されたトランジスタ２２のベースに接
続する。トランジスタ２２，２３は差動アンプを
構成し、互いの共通エミツタは電流源２１を介し
て正電源Vccに接続し、トランジスタ２２のコレ
クタはは負荷抵抗２４を介して接地し且つトラン
ジスタ２０のベースに接続し、トランジスタ２３
のコレクタは接地し、ベースは電位シフト用抵抗
２５を介して定電流源２６に接続し且つトランジ
スタ２０のコレクタはに接続する。
はIC化に適するように考慮して設計された例で
ある。第１０図において、９〜１５が第１の比較
器２を構成し、１６〜１８が第１の基準電圧発生
器５を構成し、２１〜２４が第２の比較器６を構
成し、２５と２６が第２の基準電圧発生器７を構
成し、２７〜３５は出力端４に接続された外部回
路を構成し、３６は正電源Vccである。細部を説
明すると、１は入力信号が印加される入力端で、
バイアス用抵抗９を介して接地されたトランジス
タ１０のベースに接続する。トランジスタ１０，
１１は差動アンプを構成し、互いの共通エミツタ
は定電流源１２を介して接地し、トランジスタ１
０のコレクタは正電源Vccに接続し、トランジス
タ１１のコレクタはは負荷抵抗１３を介して正電
源Vccに接続し且つエミツタホロワトランジスタ
１４のベースに接続する。トランジスタ１１のベ
ースはバイアス抵抗１６を介して正電源Vccに接
続し且つ定電流源１８を介して接地し且つ電位シ
フト用抵抗１７を介してスイツチングトランジス
タ２０のエミツタに接続する。トランジスタ１４
のエミツタはレベルシフト用抵抗１９を介してス
イツチング回路の出力端４および定電流源１５を
介して接地されたトランジスタ２２のベースに接
続する。トランジスタ２２，２３は差動アンプを
構成し、互いの共通エミツタは電流源２１を介し
て正電源Vccに接続し、トランジスタ２２のコレ
クタはは負荷抵抗２４を介して接地し且つトラン
ジスタ２０のベースに接続し、トランジスタ２３
のコレクタは接地し、ベースは電位シフト用抵抗
２５を介して定電流源２６に接続し且つトランジ
スタ２０のコレクタはに接続する。
トランジスタ３１，３２は差動アンプを構成
し、互いの共通エミツタは電流源３３を介して接
地し、夫々のコレクタはそれぞれ負荷抵抗２９，
３０を介して正電源Vccに接続し且つ出力端３４，
３５に接続する。トランジスタ３１のベースはバ
イアス抵抗２７を介して定電圧源２６に接続し且
つバイアス抵抗２８を介して接地し、トランジス
タ３２のベースは前記出力端４に接続する。
し、互いの共通エミツタは電流源３３を介して接
地し、夫々のコレクタはそれぞれ負荷抵抗２９，
３０を介して正電源Vccに接続し且つ出力端３４，
３５に接続する。トランジスタ３１のベースはバ
イアス抵抗２７を介して定電圧源２６に接続し且
つバイアス抵抗２８を介して接地し、トランジス
タ３２のベースは前記出力端４に接続する。
次に第１０図および第１１図に従つて、動作を
説明する。第１０図D″点の電位が低いとき、ス
イツチングトランジスタ２０はオフしているので
抵抗１７および２５における電圧降下はほとんど
零である。このときのＥ点およびＦ点の電位をそ
れぞれ第１１図V1およびVbに設定する。D″点の
電位が高くなるとトランジスタ２０はオンし定電
圧源２６から抵抗２５および１７を介して定電流
源１８へ電流が流れ、抵抗１６を流れる電流が減
少する。したがつてＥ点の電位はV1より高くな
り、Ｆ点の電位はVbより低くなる。
説明する。第１０図D″点の電位が低いとき、ス
イツチングトランジスタ２０はオフしているので
抵抗１７および２５における電圧降下はほとんど
零である。このときのＥ点およびＦ点の電位をそ
れぞれ第１１図V1およびVbに設定する。D″点の
電位が高くなるとトランジスタ２０はオンし定電
圧源２６から抵抗２５および１７を介して定電流
源１８へ電流が流れ、抵抗１６を流れる電流が減
少する。したがつてＥ点の電位はV1より高くな
り、Ｆ点の電位はVbより低くなる。
このときのＥ点およびＦ点の電位をそれぞれ第
１１図のV3およびVcに設定する。またＧ点の電
位は第１１図のV0に近い値に設定する。なおＥ
点の電位を変えるために抵抗１７を電流源１８に
結合し、電流源１８の電流を変化させるように構
成することもできる。上記の様な条件の下で、入
力端１がV3より高いとき、トランジスタ１０，
２３，３２がオンし、トランジスタ１１，２２，
３１がオフし、D″点の電位は低いのでＥ点およ
びＦ点の電位はそれぞれV1およびびVbになつて
いる。したがつて入力端１の電位がV3まで低下
しても出力端４の電位は全く変化せず、入力端１
の電位がV′1に近い値まで低下すると、まず差動
アンプ１０，１１が動作を始めて出力端４の電位
が第１１図Ｈに沿つて低下し、続いて差動アンプ
２２，２３が動作を始めてD″点の電位が第１１
図Ｉのように上昇する。入力端１の電位がV′1に
なるとスイツチングトランジスタ２０がオンしＥ
点の電位を押し上げる。その結果、出力端４の電
位は、瞬時的に且つ非可逆的に最低電位VLに到
達する。この間、差動アンプ３１，３２は線型動
作の領域が第１１図Ｋの様な設定になつているの
で完全なスイツチング動作を行ない出力端３４の
電位は第１１図Ｊのように変化する。
１１図のV3およびVcに設定する。またＧ点の電
位は第１１図のV0に近い値に設定する。なおＥ
点の電位を変えるために抵抗１７を電流源１８に
結合し、電流源１８の電流を変化させるように構
成することもできる。上記の様な条件の下で、入
力端１がV3より高いとき、トランジスタ１０，
２３，３２がオンし、トランジスタ１１，２２，
３１がオフし、D″点の電位は低いのでＥ点およ
びＦ点の電位はそれぞれV1およびびVbになつて
いる。したがつて入力端１の電位がV3まで低下
しても出力端４の電位は全く変化せず、入力端１
の電位がV′1に近い値まで低下すると、まず差動
アンプ１０，１１が動作を始めて出力端４の電位
が第１１図Ｈに沿つて低下し、続いて差動アンプ
２２，２３が動作を始めてD″点の電位が第１１
図Ｉのように上昇する。入力端１の電位がV′1に
なるとスイツチングトランジスタ２０がオンしＥ
点の電位を押し上げる。その結果、出力端４の電
位は、瞬時的に且つ非可逆的に最低電位VLに到
達する。この間、差動アンプ３１，３２は線型動
作の領域が第１１図Ｋの様な設定になつているの
で完全なスイツチング動作を行ない出力端３４の
電位は第１１図Ｊのように変化する。
トランジスタ２０がオンするとＦ点の電位も
VbからVcへと押し下げられ、入力端の電位が再
びV′3に上昇するまで待機する。入力端１の電位
がV′1よりも低い電位から上昇する場合も同様な
説明が成立するのでここでは省略する。また第１
０図のスイツチング回路が上記の様な動作をより
確実に行なうために、抵抗２５と並行に容量をを
接続しＦ点の電位変化をＥ点の電位変化より遅ら
せる方法が効果的である。
VbからVcへと押し下げられ、入力端の電位が再
びV′3に上昇するまで待機する。入力端１の電位
がV′1よりも低い電位から上昇する場合も同様な
説明が成立するのでここでは省略する。また第１
０図のスイツチング回路が上記の様な動作をより
確実に行なうために、抵抗２５と並行に容量をを
接続しＦ点の電位変化をＥ点の電位変化より遅ら
せる方法が効果的である。
以上説明したように本発明によれば、入力に微
小な交流成分が含まれる場合でも、実用上充分に
安定した出力が得られるスイツチング回路を得る
ことが可能であり、さらに出力端４に接続する外
部回路との組合わせによつて理想的なスイツチン
グ回路を実現することが可能である。
小な交流成分が含まれる場合でも、実用上充分に
安定した出力が得られるスイツチング回路を得る
ことが可能であり、さらに出力端４に接続する外
部回路との組合わせによつて理想的なスイツチン
グ回路を実現することが可能である。
第１図、第２図はそれぞれ従来のスイツチング
回路のブロツク図、第３図、第４図、第５図、第
６図および第７図は従来例の動作説明図、第８図
は本発明の一実施例のブロツク図、第９図は本発
明の動作説明図、第１０図は本発明の実施例に基
づく回路図、第１１図は同回路の動作説明図であ
る。 １……入力端、２，６……比較器、３……基準
電圧源、４……出力端、５，７……基準電圧発生
器。
回路のブロツク図、第３図、第４図、第５図、第
６図および第７図は従来例の動作説明図、第８図
は本発明の一実施例のブロツク図、第９図は本発
明の動作説明図、第１０図は本発明の実施例に基
づく回路図、第１１図は同回路の動作説明図であ
る。 １……入力端、２，６……比較器、３……基準
電圧源、４……出力端、５，７……基準電圧発生
器。
Claims (1)
- 【特許請求の範囲】 １ 入力信号と第１の基準電圧発生回路５の出力
とを入力とする第１の比較器２と、前記第１の比
較器２の出力と第２の基準電圧発生回路７の出力
とを入力とする第２の比較器６とを備え、第２の
比較器６の出力が低電位から高電位に変化したと
き、第２の基準電圧発生器７の出力を第２の電位
Vbから第４の電位Vc（Vc＜Vb）へ切換えるとと
もに、第１の基準電圧発生器５の出力を第３の電
位V3から第１の電位V1（V1＜V3）に切換え、 第２の比較器６の出力が高電位から低電位に変
化したとき、第２の基準電圧発生器７の出力を第
４の電位Vcから第２の電位Vbへ切換えるととも
に、第１の基準電圧発生器５の出力を第１の電位
V1から第３の電位V3に切換え、 さらに第１の比較器２の出力が低電位のときに
は第４の電位Vcよりも十分に低く、かつ高電位
のときは第２の電位Vbよりも十分に高くなるよ
うに第１及び第２の基準電圧発生回路５，７の出
力を前記第２の比較器６の出力で制御することに
より、前記第１の比較器２が状態の遷移を完了す
る前に前記第２の比較器６が状態の遷移を完了し
かつ前記第１の比較器２の遷移を促進させ、前記
第１の比較器２の出力を出力信号として取り出す
ことを特徴とするスイツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157086A JPS5857818A (ja) | 1981-10-01 | 1981-10-01 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157086A JPS5857818A (ja) | 1981-10-01 | 1981-10-01 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857818A JPS5857818A (ja) | 1983-04-06 |
| JPH0365049B2 true JPH0365049B2 (ja) | 1991-10-09 |
Family
ID=15641934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56157086A Granted JPS5857818A (ja) | 1981-10-01 | 1981-10-01 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857818A (ja) |
-
1981
- 1981-10-01 JP JP56157086A patent/JPS5857818A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857818A (ja) | 1983-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4977381A (en) | Differential relaxation oscillator | |
| US4061987A (en) | Voltage-controlled type oscillator | |
| JPS603098A (ja) | 電圧電流変換回路 | |
| US4871985A (en) | Low noise relaxation oscillator | |
| US4157493A (en) | Delta VBE generator circuit | |
| US20060006910A1 (en) | Differential current output unit | |
| HK85491A (en) | Current-discrimination arangement | |
| JPH0365049B2 (ja) | ||
| JPH0253961B2 (ja) | ||
| JP3015585B2 (ja) | Ｆｍステレオ復調器用信号発生回路 | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JPH0315844B2 (ja) | ||
| JPH0362325B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPH0786833A (ja) | 可変周波数発振回路 | |
| JPS6131643B2 (ja) | ||
| JP3292541B2 (ja) | 電圧電流変換装置 | |
| US3456204A (en) | Transistor amplification circuitry | |
| JPH0449288B2 (ja) | ||
| JP2548419B2 (ja) | 増幅回路 | |
| KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
| JP2809647B2 (ja) | 差動増幅器 | |
| JPH04345308A (ja) | レベルシフト機能付オペアンプ回路 | |
| JPH02890B2 (ja) | ||
| JPH0514448B2 (ja) |