JPS5857818A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS5857818A JPS5857818A JP56157086A JP15708681A JPS5857818A JP S5857818 A JPS5857818 A JP S5857818A JP 56157086 A JP56157086 A JP 56157086A JP 15708681 A JP15708681 A JP 15708681A JP S5857818 A JPS5857818 A JP S5857818A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output
- reference voltage
- comparator
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力信号レベルがある値以上にある時に、出力
信号を発生するスイッチング回路に関するもので、入力
信号に雑音などの微小な交流成分が含まれていても安定
した出力が得られるよう構成したものである。
信号を発生するスイッチング回路に関するもので、入力
信号に雑音などの微小な交流成分が含まれていても安定
した出力が得られるよう構成したものである。
従来のスイッチング回路の１例のブロック図分第１図及
び第２図に示す。
び第２図に示す。
第１図に示すスイッチング回路において、比較器とき、
第３図に示す交流成分を含む入力信号が入力端１に印加
されると出力端４には第４図に示す様な不安定な出力が
現われる。
第３図に示す交流成分を含む入力信号が入力端１に印加
されると出力端４には第４図に示す様な不安定な出力が
現われる。
次に第２図に示すスイッチング回路において、第３図に
示す交流成分を含む入力信号を入力端１に印加し、比較
器２の利得を無限大とし、基準電圧発生器６の出力を出
力端４が高電位から低電位に移ったときにはＶｌからｖ
５へ、低電位から高電位に移ったときにはｖ３からｖｌ
に切換える様にすると出力端４には第５図に示す様な安
定した出力が得られる。この場合の入出力特性は第６図
に示す様ないわゆるヒステリシス特性を示す。△Ｖはヒ
ステリシス幅で為シ、スイッチング回路の出力端４に接
続される外部回路などに支配される条件から決定される
。
示す交流成分を含む入力信号を入力端１に印加し、比較
器２の利得を無限大とし、基準電圧発生器６の出力を出
力端４が高電位から低電位に移ったときにはＶｌからｖ
５へ、低電位から高電位に移ったときにはｖ３からｖｌ
に切換える様にすると出力端４には第５図に示す様な安
定した出力が得られる。この場合の入出力特性は第６図
に示す様ないわゆるヒステリシス特性を示す。△Ｖはヒ
ステリシス幅で為シ、スイッチング回路の出力端４に接
続される外部回路などに支配される条件から決定される
。
ここで、現実にはスイッチング回路の利得が有限である
から第６図の入出力特性は第７図の様になる。ここで、
比較器２の利得は入力レベルと無関係に有限且つ一定と
し、基準電圧発生器６は入力がＶａ に達するとその出
力が切換わｐ比較器２とで形成している閉ループに正帰
還がかかつて出力端４の電位が非可逆的に変化するもの
と仮定する。
から第６図の入出力特性は第７図の様になる。ここで、
比較器２の利得は入力レベルと無関係に有限且つ一定と
し、基準電圧発生器６は入力がＶａ に達するとその出
力が切換わｐ比較器２とで形成している閉ループに正帰
還がかかつて出力端４の電位が非可逆的に変化するもの
と仮定する。
第７図において、△ｖ１あるいはΔ■３の領域では、比
較器２が線型増幅器として動作し、入力に含まれる微小
な交流成分が増幅されて出力に現われるので、出力端４
に接続される外部回路の検出レベルが丁度Ｖａに等しい
場合は問題ないが、検出レベルがＶａ とは異なる場
合や検出レベルがＩ［を持つ場合が一般的であシ、△■
１あるいはΔ■３の領域の一部分で、外部回路が不安定
に動作する。
較器２が線型増幅器として動作し、入力に含まれる微小
な交流成分が増幅されて出力に現われるので、出力端４
に接続される外部回路の検出レベルが丁度Ｖａに等しい
場合は問題ないが、検出レベルがＶａ とは異なる場
合や検出レベルがＩ［を持つ場合が一般的であシ、△■
１あるいはΔ■３の領域の一部分で、外部回路が不安定
に動作する。
したがって、Δｖ１および△■５を極力小さくすること
が、安定した出力が得らｎるスイッチング回路の条件で
あり、そのためには比較器２の利得を可能な限り大きく
することが当然要求されることであるが種々のマイナス
要因によって限度がある。本発明は、比較器２の利得を
最大限大きくした上でさらに△ｖ１および△Ｖ３ｉ小さ
くし、出力を安定化する回路を提供しようとするもので
ある。
が、安定した出力が得らｎるスイッチング回路の条件で
あり、そのためには比較器２の利得を可能な限り大きく
することが当然要求されることであるが種々のマイナス
要因によって限度がある。本発明は、比較器２の利得を
最大限大きくした上でさらに△ｖ１および△Ｖ３ｉ小さ
くし、出力を安定化する回路を提供しようとするもので
ある。
以下その内容を添付図面を用いて説明する。
本発明の一実施例のブロック図を第８図に示ｔすケわち
、出力端４の出力信号と第２の基準電圧発生冊子の出力
信号とを入力とする第２の比較器６の出力で基準電圧発
生器５および前記第２の基準電圧発生器７を駆動するも
のである。ここで第２の比較器６の利得は入力レベルと
は無関係に有限且つ一定であり、その出力は後記の具体
例と対応させるため入力に対して逆相と仮定するが、同
相であっても何ら問題はない。第２の基準電圧発生冊子
の出力は、第２の比較器６の出力である０点の電位が低
電位から高電位へ移ったときにｌ′ｉｖｂからＶａへ、
高電位から低電位に移ったときにはｖＯからｖｂへ切換
える。ここでＶｂ ） Ｖａ ） Ｖｏの関係が成立し
、出力端４に接続される外部回路の検出レベルは中心値
がＶａ にほぼ等しく且つその幅がＶｂ −Ｖａに比べ
て充分小さいものと仮定すると、第８図に示すスイッチ
ング回路の入出力特性は第９図のようになる。第９図に
おいて、Ｄは第８図Ｃ点の電位を示し、線型動作の領域
はΔＹ’ｌ およびΔ≠と従来回路の△ｖ１および△
Ｖ３に比べて大幅に小さくなっている。基準電圧発生器
７の出力であるｖｂとＶａＯ差を可能な限り大きくすれ
ば、Δｖ１および△≠はさらに小さくなる。またヒステ
リシス幅△Ｖ′（＝ Ｖ’５−Ｖ’１ ）は従来回路に
比べて小さくなっているが前述のように外的要因に支配
されるので、従来回路と同等の幅あるいは所望の幅にな
るように定数設定を行なえばよい。
、出力端４の出力信号と第２の基準電圧発生冊子の出力
信号とを入力とする第２の比較器６の出力で基準電圧発
生器５および前記第２の基準電圧発生器７を駆動するも
のである。ここで第２の比較器６の利得は入力レベルと
は無関係に有限且つ一定であり、その出力は後記の具体
例と対応させるため入力に対して逆相と仮定するが、同
相であっても何ら問題はない。第２の基準電圧発生冊子
の出力は、第２の比較器６の出力である０点の電位が低
電位から高電位へ移ったときにｌ′ｉｖｂからＶａへ、
高電位から低電位に移ったときにはｖＯからｖｂへ切換
える。ここでＶｂ ） Ｖａ ） Ｖｏの関係が成立し
、出力端４に接続される外部回路の検出レベルは中心値
がＶａ にほぼ等しく且つその幅がＶｂ −Ｖａに比べ
て充分小さいものと仮定すると、第８図に示すスイッチ
ング回路の入出力特性は第９図のようになる。第９図に
おいて、Ｄは第８図Ｃ点の電位を示し、線型動作の領域
はΔＹ’ｌ およびΔ≠と従来回路の△ｖ１および△
Ｖ３に比べて大幅に小さくなっている。基準電圧発生器
７の出力であるｖｂとＶａＯ差を可能な限り大きくすれ
ば、Δｖ１および△≠はさらに小さくなる。またヒステ
リシス幅△Ｖ′（＝ Ｖ’５−Ｖ’１ ）は従来回路に
比べて小さくなっているが前述のように外的要因に支配
されるので、従来回路と同等の幅あるいは所望の幅にな
るように定数設定を行なえばよい。
第９図では、わかり易くするために比較器２および６の
利得を誇張して小さく記しているので、実際には△ｖ１
およびへ盾は極めて小さいものであり、本発明によって
、入力に交流成分が含まれる場合でも、実用上充分に安
定した出力が得られるスイッチング回路を提供すること
が可能である。
利得を誇張して小さく記しているので、実際には△ｖ１
およびへ盾は極めて小さいものであり、本発明によって
、入力に交流成分が含まれる場合でも、実用上充分に安
定した出力が得られるスイッチング回路を提供すること
が可能である。
第１０図に本発明の具体回路例を示す。本回路はＩＣ化
に適するように考慮して設計された例である。第１０図
において、９〜１６が第１の比較器２′ｌｒ：構成し、
１６〜１８が第１の基準電圧発生器６を構成し、２１〜
２４が第２の比較器６を構成し、２６と２６が第２の基
準電圧発生器８を構成し、２７〜３６は出力端４に接続
された外部回６ 。
に適するように考慮して設計された例である。第１０図
において、９〜１６が第１の比較器２′ｌｒ：構成し、
１６〜１８が第１の基準電圧発生器６を構成し、２１〜
２４が第２の比較器６を構成し、２６と２６が第２の基
準電圧発生器８を構成し、２７〜３６は出力端４に接続
された外部回６ 。
路を構成し、３６は正電源ＶＣ１０である。細部を説明
すると、１は入力信号が印加される入力端で、バイアス
用抵抗９を介して接地されたトランジスタ１０のペース
に接続する。トランジスタ１０゜１１は差動アンプを構
成し、互いの共通エミッタは定電流源１２を介して接地
し、トランジスタ１０のコレクタは正電源Ｖａａに接続
し、トランジスタ１１のコレクタは負荷抵抗１３を介し
て正電源ＶＯＯに接続し且つエミッタホロワトランジス
タ１４０ベースに接続する。トランジスタ１１のペース
はバイアス抵抗１６を介して正電源Ｖａａに接続し且つ
定電流源１８を介して接地し且つ電位シフト用抵抗１７
を介してスイッチングトランジスタ２ｏのエミッタに接
続する。トランジスタ１４のエミッタはレベルシフト用
抵抗１９を介してスイッチング回路の出力端４および定
電流源１５を介して接地されたトランジスタ２２のペー
スに接続する。トランジスタ２２，２３は差動アンプを
構成し、互いの共通エミッタは電流源２１を介して正電
源ＶＯＯに接続し、トランジスタ２２のコレフタは負荷
抵抗２４を介して接地し且つトランジスタ２ｏのベース
に接続し、トランジスタ２３のコレクタは接地し、ベー
スは電位シシト用抵抗２５を介じて定電圧源２６に接続
し且つトランジスタ２ｏのコレクタに接続する。
すると、１は入力信号が印加される入力端で、バイアス
用抵抗９を介して接地されたトランジスタ１０のペース
に接続する。トランジスタ１０゜１１は差動アンプを構
成し、互いの共通エミッタは定電流源１２を介して接地
し、トランジスタ１０のコレクタは正電源Ｖａａに接続
し、トランジスタ１１のコレクタは負荷抵抗１３を介し
て正電源ＶＯＯに接続し且つエミッタホロワトランジス
タ１４０ベースに接続する。トランジスタ１１のペース
はバイアス抵抗１６を介して正電源Ｖａａに接続し且つ
定電流源１８を介して接地し且つ電位シフト用抵抗１７
を介してスイッチングトランジスタ２ｏのエミッタに接
続する。トランジスタ１４のエミッタはレベルシフト用
抵抗１９を介してスイッチング回路の出力端４および定
電流源１５を介して接地されたトランジスタ２２のペー
スに接続する。トランジスタ２２，２３は差動アンプを
構成し、互いの共通エミッタは電流源２１を介して正電
源ＶＯＯに接続し、トランジスタ２２のコレフタは負荷
抵抗２４を介して接地し且つトランジスタ２ｏのベース
に接続し、トランジスタ２３のコレクタは接地し、ベー
スは電位シシト用抵抗２５を介じて定電圧源２６に接続
し且つトランジスタ２ｏのコレクタに接続する。
トランジスタ３１ ’、 ３２は差動アンプ全構成し、
互いの共通エミッタ（ｌ−ｊ：電流源３３を介して接地
し、夫々のコレクタはそれぞれ負荷抵抗２９．３０ｉ介
して正電源ＶＯＯに接続し且つ出力端３４ 、３５に接
続する。トランジスタ３１のベースはバイアス抵抗２７
を介して定電圧源２６に接続し且つバイアス抵抗２８を
介して接地し、トランジスタ３２のベースは前記出力端
４に接続する。
互いの共通エミッタ（ｌ−ｊ：電流源３３を介して接地
し、夫々のコレクタはそれぞれ負荷抵抗２９．３０ｉ介
して正電源ＶＯＯに接続し且つ出力端３４ 、３５に接
続する。トランジスタ３１のベースはバイアス抵抗２７
を介して定電圧源２６に接続し且つバイアス抵抗２８を
介して接地し、トランジスタ３２のベースは前記出力端
４に接続する。
次に第１０図および第１１図に従東て、動作を説明する
。第１０図Ｄ′点の電位が低いとき、スイッチングトラ
ンジスタ２ｏＦｉ、オフしているので抵抗１７および２
５における電圧降下はほとんど零である。このときのＥ
点およびＦ点の電位をそれぞれ第１１図のｖｌおよびｖ
ｂに設定する。Ｄ′点の電位が高くなるとトランジスタ
２０はオンし定電圧源２６から抵抗２６および１７を介
して定電流源１８へ電流が流れ、抵抗１６牽流れる電流
が減少する。したがってＥ点の電位はｖｌ より高く
なり、Ｆ点の電位はｖｂより低くなる。
。第１０図Ｄ′点の電位が低いとき、スイッチングトラ
ンジスタ２ｏＦｉ、オフしているので抵抗１７および２
５における電圧降下はほとんど零である。このときのＥ
点およびＦ点の電位をそれぞれ第１１図のｖｌおよびｖ
ｂに設定する。Ｄ′点の電位が高くなるとトランジスタ
２０はオンし定電圧源２６から抵抗２６および１７を介
して定電流源１８へ電流が流れ、抵抗１６牽流れる電流
が減少する。したがってＥ点の電位はｖｌ より高く
なり、Ｆ点の電位はｖｂより低くなる。
このときのＥ点およびＦ点の電位をそれぞれ第１１図の
■３およびＶａに設定する。またＧ点の電位は第１１図
のＶｏに近い値に設定する。なおＥ点の電位を変えるた
めに抵抗１７を電流源１８に結合し、電流源１８の電流
を変化させるように構成することもできる。上記の様な
条件の下で、入力端１がｖｂより高いとき、トランジス
タ１０．２３゜３２がオンし、トランジスタ１１，２２
．３１がオフし、Ｄ′点の電位は低いのでＥ点およびＦ
点の電位はそれぞれｖｌおよびｖｂになっている。した
がって入力端１の電位がｖｂ まで低下しても出力端
４の電位は全く変化せず、入力端１の電位がＶ’１に近
い値まで低下すると、まず差動アンプ１０゜１１が動作
を始めて出力端４の電位が第１１図Ｈに沿って低下し、
続いて差動アンプ２２，２３が動作を始めてＤ′点の電
位が第１１図Ｉのように上昇する。入力端１の電位がｖ
ｌ になるとスイッチングトランジスタ２ｏがオンし
Ｅ点の電位を押し上げる。その結果、出力端４の電位は
、瞬間的に且つ非可逆的に最低電位ＶＬに到達する。こ
の間、差動アンプ３１．３２は線型動作の領域が第１１
図にの様な設定になっているので完全なスイッチング動
作を行ない出力端３４の電位は第１１図１のように変化
する。
■３およびＶａに設定する。またＧ点の電位は第１１図
のＶｏに近い値に設定する。なおＥ点の電位を変えるた
めに抵抗１７を電流源１８に結合し、電流源１８の電流
を変化させるように構成することもできる。上記の様な
条件の下で、入力端１がｖｂより高いとき、トランジス
タ１０．２３゜３２がオンし、トランジスタ１１，２２
．３１がオフし、Ｄ′点の電位は低いのでＥ点およびＦ
点の電位はそれぞれｖｌおよびｖｂになっている。した
がって入力端１の電位がｖｂ まで低下しても出力端
４の電位は全く変化せず、入力端１の電位がＶ’１に近
い値まで低下すると、まず差動アンプ１０゜１１が動作
を始めて出力端４の電位が第１１図Ｈに沿って低下し、
続いて差動アンプ２２，２３が動作を始めてＤ′点の電
位が第１１図Ｉのように上昇する。入力端１の電位がｖ
ｌ になるとスイッチングトランジスタ２ｏがオンし
Ｅ点の電位を押し上げる。その結果、出力端４の電位は
、瞬間的に且つ非可逆的に最低電位ＶＬに到達する。こ
の間、差動アンプ３１．３２は線型動作の領域が第１１
図にの様な設定になっているので完全なスイッチング動
作を行ない出力端３４の電位は第１１図１のように変化
する。
トランジスタ２ｏがオンするとＦ点の電位もｖｂからＶ
ａへと押し下げられ、入力端１の電位が再び盾に上昇す
るまで待期する。入力端１の電位がｖｌ よりも低い
電位から上昇する場合も同様な説明が成立するのでここ
では省略する。また第１０図のスイッチング回路が上記
の様な動作をより確実に行なうために、抵抗２６と並列
に容量を接続しＦ点の電位変化をＥ点の電位変化より遅
らせる方法が効果的である。
ａへと押し下げられ、入力端１の電位が再び盾に上昇す
るまで待期する。入力端１の電位がｖｌ よりも低い
電位から上昇する場合も同様な説明が成立するのでここ
では省略する。また第１０図のスイッチング回路が上記
の様な動作をより確実に行なうために、抵抗２６と並列
に容量を接続しＦ点の電位変化をＥ点の電位変化より遅
らせる方法が効果的である。
以上説明したように本発明によれば、入力に微小な交流
成分が含まれる場合でも、実用上充分に安定した出力が
得られるスイッチング回路を得ることが可能であり、さ
らに出力端４に接続する外部回路との組合わせによって
理想的なスイッチング回路ケ実現することが可能である
。
成分が含まれる場合でも、実用上充分に安定した出力が
得られるスイッチング回路を得ることが可能であり、さ
らに出力端４に接続する外部回路との組合わせによって
理想的なスイッチング回路ケ実現することが可能である
。
第１図、第２図はそれぞれ従来のスイッチング′回路の
ブロック図、第３図、第４図、第５図、第６図および第
７図は従来例の動作説明崗、第８図は本発明の一実施例
のブロック図、第９図は本発明の詳細説明図、第１０図
は本発明の実施例に基づく回路図、第１１図は同回路の
動作説明図である。 １・・・−・・入力端、２，６・・・−・・比較器、３
・・・・・・基準電圧源、４・・・・・・出力端、５，
７・・・・・・基準電圧発生器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠
１ 図 ２ 第３図 第４図 第５図 第６図 第７図 “″３人カー 第８図 第９図
ブロック図、第３図、第４図、第５図、第６図および第
７図は従来例の動作説明崗、第８図は本発明の一実施例
のブロック図、第９図は本発明の詳細説明図、第１０図
は本発明の実施例に基づく回路図、第１１図は同回路の
動作説明図である。 １・・・−・・入力端、２，６・・・−・・比較器、３
・・・・・・基準電圧源、４・・・・・・出力端、５，
７・・・・・・基準電圧発生器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠
１ 図 ２ 第３図 第４図 第５図 第６図 第７図 “″３人カー 第８図 第９図
Claims (1)
- 入力信号と第１の基準電圧とを比較して出力を得る第１
の比較器と、その第一１の比較器の出力と第２の基準電
圧とを比較して出力を得る第２の比較器とから成り、第
２の比較器の出力で第１の基準電圧および第２の基準電
圧を変え、第１の比較器の出力から出力信号を取シ出す
ことを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157086A JPS5857818A (ja) | 1981-10-01 | 1981-10-01 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157086A JPS5857818A (ja) | 1981-10-01 | 1981-10-01 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857818A true JPS5857818A (ja) | 1983-04-06 |
| JPH0365049B2 JPH0365049B2 (ja) | 1991-10-09 |
Family
ID=15641934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56157086A Granted JPS5857818A (ja) | 1981-10-01 | 1981-10-01 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857818A (ja) |
-
1981
- 1981-10-01 JP JP56157086A patent/JPS5857818A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365049B2 (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
| EP1002360A1 (en) | A buck boost switching regulator | |
| JPH0577206B2 (ja) | ||
| US4157493A (en) | Delta VBE generator circuit | |
| JPS5857818A (ja) | スイツチング回路 | |
| JPH01157608A (ja) | 演算増幅器に使用する入力段および出力段 | |
| JPS60142411A (ja) | 定電圧電源回路 | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| US4476444A (en) | Power amplifier circuit | |
| JPS6228884B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPS6131643B2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPH0321082Y2 (ja) | ||
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0362325B2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS6222284B2 (ja) | ||
| JPH0124443B2 (ja) |