JPH0365116B2 - - Google Patents
Info
- Publication number
- JPH0365116B2 JPH0365116B2 JP62292916A JP29291687A JPH0365116B2 JP H0365116 B2 JPH0365116 B2 JP H0365116B2 JP 62292916 A JP62292916 A JP 62292916A JP 29291687 A JP29291687 A JP 29291687A JP H0365116 B2 JPH0365116 B2 JP H0365116B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- switching
- winding
- mos type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、高信頼性の要求される高周波スイツ
チング電源に用いられる導通角制御自励インバー
タ回路に関するものである。
チング電源に用いられる導通角制御自励インバー
タ回路に関するものである。
「従来の技術」
自励インバータ回路と出力側とを磁気増幅器に
て制御するスイツチング電源は、従来より第１０
図に示すようなものが知られている。この回路
は、主変成器１の１次間線２に直流電源３と自励
インバータ回路４を構成する交互開閉素子５，
６、飽和リアクトル７等を結合し、また２次巻線
８に、磁気増幅器９，１０、転流整流器１１、平
滑波回路１２、誤差検出増幅回路１３を結合し
てなるものであつた。
て制御するスイツチング電源は、従来より第１０
図に示すようなものが知られている。この回路
は、主変成器１の１次間線２に直流電源３と自励
インバータ回路４を構成する交互開閉素子５，
６、飽和リアクトル７等を結合し、また２次巻線
８に、磁気増幅器９，１０、転流整流器１１、平
滑波回路１２、誤差検出増幅回路１３を結合し
てなるものであつた。
この回路は、構造が簡単で、かつ高信頼性部品
にて構成されるので、高信頼の要求される電源と
して多用されてきた。そして、V2×Ｔ／２（V2：
２次巻線８の電圧、Ｔ：周期）が一定期間積にな
ると飽和リアクトル７は飽和し、第１の開閉素子
（MOS型FET）５から第２の開閉素子（MOS型
FET）６に転流する。主変圧器１の２次巻線８
の電圧V2は磁気増幅器９，１０で制御され、一
定の出力V0を得るものであつた。
にて構成されるので、高信頼の要求される電源と
して多用されてきた。そして、V2×Ｔ／２（V2：
２次巻線８の電圧、Ｔ：周期）が一定期間積にな
ると飽和リアクトル７は飽和し、第１の開閉素子
（MOS型FET）５から第２の開閉素子（MOS型
FET）６に転流する。主変圧器１の２次巻線８
の電圧V2は磁気増幅器９，１０で制御され、一
定の出力V0を得るものであつた。
「発明が解決しようとする問題点」
入力電圧Viと出力電圧V0の関係は第１１図に
示すように、無制御の場合の主変圧器１の２次出
力電圧V2は点線特性で示され、入力電圧Viに比
例する。出力電圧V0が磁気増幅器９，１０で制
御されたものとすると、この出力電圧V0は第１
１図の実線特性で示され、ある値から略一定とな
る。これらの特性V2，V0の差の電圧時間積（斜
線部分）が磁気増幅器９，１０の動作上の負担と
なる。第１２と第１３図はそれぞれ第１１図の場
合における入力電圧の低い場合Vi(L)と、高い場
合Vi(H)に対応する。これら第１２図と第１３図
のうち第１３図からも明らかなように、力電圧が
高いVi(H)のとき、斜線部分の電圧時間積が増大
し、これが損失と発熱をもたらし、能率も低下
し、広範囲の入力電圧Viの変化に追従できない
原因となつていた。
示すように、無制御の場合の主変圧器１の２次出
力電圧V2は点線特性で示され、入力電圧Viに比
例する。出力電圧V0が磁気増幅器９，１０で制
御されたものとすると、この出力電圧V0は第１
１図の実線特性で示され、ある値から略一定とな
る。これらの特性V2，V0の差の電圧時間積（斜
線部分）が磁気増幅器９，１０の動作上の負担と
なる。第１２と第１３図はそれぞれ第１１図の場
合における入力電圧の低い場合Vi(L)と、高い場
合Vi(H)に対応する。これら第１２図と第１３図
のうち第１３図からも明らかなように、力電圧が
高いVi(H)のとき、斜線部分の電圧時間積が増大
し、これが損失と発熱をもたらし、能率も低下
し、広範囲の入力電圧Viの変化に追従できない
原因となつていた。
本発明の目的は以上のような問題点を解決する
ことを目的とするものである。
ことを目的とするものである。
「問題点を解決するための手段」
本発明は、電源の両端に、主変圧器の１次巻線
と第１の開閉素子とを直列に結合し、前記主変圧
器に設けた補助巻線と前記第１の開閉素子との間
に、インピーダンス素子と、前記第１の開閉素子
の開閉制御回路としての可飽和素子とを結合し、
前記可望和素子の飽和により、前記第１の開閉素
子の開閉制御を行なうようにした自励インバータ
回路において、前記第１の開閉素子の両端に、整
流器とコンデンサの直列回路を結合し、この整流
器とコンデンサの結合点と、前記電源との間に、
前記主変圧器に設けた主線巻と同一巻数を有する
リセツト巻線を挿入し、このリセツト巻線と前記
コンデンサの直列回路中に、第２の開閉素子を挿
入し、この第２の開閉素子に、この第２の開閉素
子と前記第１の開閉素子とが互いに逆の開閉動作
とせしめる開閉制御回路を結合してなるものであ
る。
と第１の開閉素子とを直列に結合し、前記主変圧
器に設けた補助巻線と前記第１の開閉素子との間
に、インピーダンス素子と、前記第１の開閉素子
の開閉制御回路としての可飽和素子とを結合し、
前記可望和素子の飽和により、前記第１の開閉素
子の開閉制御を行なうようにした自励インバータ
回路において、前記第１の開閉素子の両端に、整
流器とコンデンサの直列回路を結合し、この整流
器とコンデンサの結合点と、前記電源との間に、
前記主変圧器に設けた主線巻と同一巻数を有する
リセツト巻線を挿入し、このリセツト巻線と前記
コンデンサの直列回路中に、第２の開閉素子を挿
入し、この第２の開閉素子に、この第２の開閉素
子と前記第１の開閉素子とが互いに逆の開閉動作
とせしめる開閉制御回路を結合してなるものであ
る。
「作用」
起動回路を介して第１の開閉素子（MOS型
FET）がオンする。すると、主変成器の１次巻
線を通して通電する。また、第１の補助巻線から
インピーダンス素子を介して開閉制御回路（飽和
変成器リアクトル）に電流が供給され、この開閉
制御回路（飽和変成器リアクトル）は、入力電圧
Viに比例した時間で飽和する。すると、第１の
開閉素子（MOS型FET）はオフする。
FET）がオンする。すると、主変成器の１次巻
線を通して通電する。また、第１の補助巻線から
インピーダンス素子を介して開閉制御回路（飽和
変成器リアクトル）に電流が供給され、この開閉
制御回路（飽和変成器リアクトル）は、入力電圧
Viに比例した時間で飽和する。すると、第１の
開閉素子（MOS型FET）はオフする。
第１のFET第１の開閉素子（MOS型FET）の
ターンオフと同時に主変成器に蓄えられていたイ
ンダクテイブエネルギーによてコンデンサは整流
器を通じて充電されて、この充電電圧がVc1とな
り第１のFET第１の開閉素子（MOF型FET）の
両端電圧Vq1は充電電圧Vc1によつてクランプさ
れる。
ターンオフと同時に主変成器に蓄えられていたイ
ンダクテイブエネルギーによてコンデンサは整流
器を通じて充電されて、この充電電圧がVc1とな
り第１のFET第１の開閉素子（MOF型FET）の
両端電圧Vq1は充電電圧Vc1によつてクランプさ
れる。
つぎに第２のFET第２の開閉素子（MOS型
FET）側のコンデンサは第１の開閉素子（MOS
型FET）がオンのとき整流器と第２の補助巻線
を介して充電される。第１の開閉素子（MOS型
FET）のターンオフ後においては、第２の補助
巻線のフライバツク電圧がコンデンサの電圧に加
わり、整流器の両端の電圧Vq2は、結果的には
Vq1と比例したものとなる。この電圧Vq2のツエ
ナー整流器の電圧VzがVq2≧Vzとなると、第２
の開閉素子（MOS型FET）に導通可能な電圧
Vgsが供給し第２の開閉素子（MOS型FET）が
導通する。すなわち最終的にはVq1またはVc1が
一定値になるように第２の開閉素子（MOS型
FET）の導通によつてクランプされ、これがT2
時よりT3時まで継続される。このとき、コンデ
ンサに充電された電荷が、リセツト巻線、第２の
開閉素子（MOS型FET）を経て電源に帰還され
る。
FET）側のコンデンサは第１の開閉素子（MOS
型FET）がオンのとき整流器と第２の補助巻線
を介して充電される。第１の開閉素子（MOS型
FET）のターンオフ後においては、第２の補助
巻線のフライバツク電圧がコンデンサの電圧に加
わり、整流器の両端の電圧Vq2は、結果的には
Vq1と比例したものとなる。この電圧Vq2のツエ
ナー整流器の電圧VzがVq2≧Vzとなると、第２
の開閉素子（MOS型FET）に導通可能な電圧
Vgsが供給し第２の開閉素子（MOS型FET）が
導通する。すなわち最終的にはVq1またはVc1が
一定値になるように第２の開閉素子（MOS型
FET）の導通によつてクランプされ、これがT2
時よりT3時まで継続される。このとき、コンデ
ンサに充電された電荷が、リセツト巻線、第２の
開閉素子（MOS型FET）を経て電源に帰還され
る。
「実施例」
以下、本発明の実施例を図面に基づき説明す
る。第１０図と同一部分は同一符号とする。
る。第１０図と同一部分は同一符号とする。
第１図において、１は主変圧器で、この主変圧
器１の１次巻線２には、直流電源３と第１、第２
の開閉素子（MOS型FET）５，６が結合され、
また２次巻線８には、整流器１４、転流用整流器
１１、インダクト１５、コンデンサ１６からなる
整流平滑回路１２を介して出力端子１７，１８に
結合されている。前記主変圧器１の第１の補助巻
線１９よりインピーダンス素子２０を介して第１
の開閉制御回路（可飽和リアクトル）７に結合さ
れている。前記第１の開閉素子（MOS型FET）
５のドレン・ソース間には整流器２６とコンデン
サ２７の直列回路を結合し、この整流器２６とコ
ンデンサ２７の結合点と前記電源との間に、前記
主変圧器１の１次巻線２と同一巻線のリセツト巻
線２８を結合し、このリセツト巻線２８と前記コ
ンデンサ２７の直列回路のいずれかの位置に、第
２のFET第２の開閉素子（MOS型FET）６が挿
入されている。また、第２の開閉素子（MOS型
FET）６のゲート・ソース間に、アイソレータ
２９、トランジスタ３０、整流器３１，３２，３
３、コンデンサ３４，３５，３６、抵抗からなる
第２の開閉制御回路３７を介して、主変圧器１の
第２の補助巻線３８に結合し、さらに前記トラン
ジスタ３０のベースに、前記出力端子１７，１８
間の誤差検出増幅回路１３を結合する。
器１の１次巻線２には、直流電源３と第１、第２
の開閉素子（MOS型FET）５，６が結合され、
また２次巻線８には、整流器１４、転流用整流器
１１、インダクト１５、コンデンサ１６からなる
整流平滑回路１２を介して出力端子１７，１８に
結合されている。前記主変圧器１の第１の補助巻
線１９よりインピーダンス素子２０を介して第１
の開閉制御回路（可飽和リアクトル）７に結合さ
れている。前記第１の開閉素子（MOS型FET）
５のドレン・ソース間には整流器２６とコンデン
サ２７の直列回路を結合し、この整流器２６とコ
ンデンサ２７の結合点と前記電源との間に、前記
主変圧器１の１次巻線２と同一巻線のリセツト巻
線２８を結合し、このリセツト巻線２８と前記コ
ンデンサ２７の直列回路のいずれかの位置に、第
２のFET第２の開閉素子（MOS型FET）６が挿
入されている。また、第２の開閉素子（MOS型
FET）６のゲート・ソース間に、アイソレータ
２９、トランジスタ３０、整流器３１，３２，３
３、コンデンサ３４，３５，３６、抵抗からなる
第２の開閉制御回路３７を介して、主変圧器１の
第２の補助巻線３８に結合し、さらに前記トラン
ジスタ３０のベースに、前記出力端子１７，１８
間の誤差検出増幅回路１３を結合する。
以上のような構成における作用を説明する。
基本的動作原理として入力電圧の低いVi(L)と
きが第５図に示され、入力電圧の高いVi(H)とき
が第６図に示される。これら第５図および第６図
において斜線を施したVix（T1−T2）の電圧時間
積によつて開閉制御回路（飽和リアクトル）７が
飽和し、第１の開閉素子（MOS型FET）５が遮
断され、第２の開閉素子（MOS型FET）６が導
通して転流が行われる。
きが第５図に示され、入力電圧の高いVi(H)とき
が第６図に示される。これら第５図および第６図
において斜線を施したVix（T1−T2）の電圧時間
積によつて開閉制御回路（飽和リアクトル）７が
飽和し、第１の開閉素子（MOS型FET）５が遮
断され、第２の開閉素子（MOS型FET）６が導
通して転流が行われる。
なお、第１図は、入力電圧と出力電圧の両方の
変動によつて第２の開閉素子（MOS型FET）の
オフ比を制御する例を示している。また、第２図
は、トランジスタ３０にツエナーダイオード３９
を結合することにより、入力電圧のみによつて第
２の開閉素子（MOS型FET）６のオフ比を制御
する例を示している。
変動によつて第２の開閉素子（MOS型FET）の
オフ比を制御する例を示している。また、第２図
は、トランジスタ３０にツエナーダイオード３９
を結合することにより、入力電圧のみによつて第
２の開閉素子（MOS型FET）６のオフ比を制御
する例を示している。
以下、説明の便のため、第２図の回路に基づい
て作用を説明する。
て作用を説明する。
図示しない起動回路を介して第１の開閉素子
（MOS型FET）５がオンする。すると、主変圧
器１の１次巻線２を通して通電する。また、第１
の補助巻線１９からインピーダンス素子２０を介
して開閉制御回路（飽和リアクトル）７に電流が
供給され、この開閉制御回路（飽和リアクトル）
７は、入力電圧Viに比例した時間で飽和する。
すると、第１の開閉素子（MOS型FET）５はオ
ンする。
（MOS型FET）５がオンする。すると、主変圧
器１の１次巻線２を通して通電する。また、第１
の補助巻線１９からインピーダンス素子２０を介
して開閉制御回路（飽和リアクトル）７に電流が
供給され、この開閉制御回路（飽和リアクトル）
７は、入力電圧Viに比例した時間で飽和する。
すると、第１の開閉素子（MOS型FET）５はオ
ンする。
第１の開閉素子（MOS型FET）５のターンオ
フと同時に主変圧器１に蓄えられていたインダク
テイブエネルギーによつてコンデンサ２７は整流
器２６を通じて充電されて、この充電電圧がVc1
となり第１の開閉素子（MOS型FET）５の両端
電圧Vq1は充電電圧Vc1によつてクランプされる。
フと同時に主変圧器１に蓄えられていたインダク
テイブエネルギーによつてコンデンサ２７は整流
器２６を通じて充電されて、この充電電圧がVc1
となり第１の開閉素子（MOS型FET）５の両端
電圧Vq1は充電電圧Vc1によつてクランプされる。
つぎに第２の開閉素子（MOS型FET）６側の
コンデンサ３６は第１の開閉素子（MOS型
FET）５がオンのとき整流器３３と第２補助巻
線３８を介して図示のように（＋）（−）に充電
されている。第１の開閉素子（MOS型FET）５
のターンオフ後において、第２補助巻線３８のフ
ライバツク電圧がコンデンサ３６の電圧に加わ
り、整流器３３の両端の電圧Vq2は、結果的には
Vq1と比例したものとなる。この電圧Vq2とツエ
ナー整流器３９の電圧VzがVq2≧VZとなると、
第２の開閉素子（MOS型FET）６に導通可能な
電圧Vgsを供給し第２の開閉素子（MOS型FET）
６が導通する。すなわち最終的にはVq1または
Vc1が一定値になるように第２の開閉素子
（MOS型FET）６の導通によつてクランプされ、
これがT2時よりT3時まで継続される。このとき、
コンデンサ２７に充電された電荷が、リセツト巻
線２８、第２の開閉素子（MOS型FET）６を経
て電源に帰還される。
コンデンサ３６は第１の開閉素子（MOS型
FET）５がオンのとき整流器３３と第２補助巻
線３８を介して図示のように（＋）（−）に充電
されている。第１の開閉素子（MOS型FET）５
のターンオフ後において、第２補助巻線３８のフ
ライバツク電圧がコンデンサ３６の電圧に加わ
り、整流器３３の両端の電圧Vq2は、結果的には
Vq1と比例したものとなる。この電圧Vq2とツエ
ナー整流器３９の電圧VzがVq2≧VZとなると、
第２の開閉素子（MOS型FET）６に導通可能な
電圧Vgsを供給し第２の開閉素子（MOS型FET）
６が導通する。すなわち最終的にはVq1または
Vc1が一定値になるように第２の開閉素子
（MOS型FET）６の導通によつてクランプされ、
これがT2時よりT3時まで継続される。このとき、
コンデンサ２７に充電された電荷が、リセツト巻
線２８、第２の開閉素子（MOS型FET）６を経
て電源に帰還される。
また、T2−T3間に開閉制御回路（飽和リアク
トル）７は、第１の補助巻線１９を通じて電圧時
間積を受ける。この状態は第５図および第６図に
示す通りである。T3時になつて、 ｜−Vsc×（T2−T3）｜＝｜＋Vsc×（T1−T2）｜
……(1) になると、当然開閉制御回路（飽和リアクトル）
７は飽和し、第１の開閉素子（MOS型FET）５
のVgsが負であつたものが０に向い、また、第１
の補助巻線１９、開閉制御回路（飽和リアクト
ル）７が持つ残留インダクタンスによつて正の方
向、すなわち第１の開閉素子（MOS型FET）５
のオン方向に向う。
トル）７は、第１の補助巻線１９を通じて電圧時
間積を受ける。この状態は第５図および第６図に
示す通りである。T3時になつて、 ｜−Vsc×（T2−T3）｜＝｜＋Vsc×（T1−T2）｜
……(1) になると、当然開閉制御回路（飽和リアクトル）
７は飽和し、第１の開閉素子（MOS型FET）５
のVgsが負であつたものが０に向い、また、第１
の補助巻線１９、開閉制御回路（飽和リアクト
ル）７が持つ残留インダクタンスによつて正の方
向、すなわち第１の開閉素子（MOS型FET）５
のオン方向に向う。
第５図および第６図において、入力電圧Viと
Vqは主変圧器１への印加電圧であるが、同時に、 （Vq−Vi）×（T2−T3）＝Vi×（T1−T2） ……(2) になると、T3時点において、Vqはviの方向に下
降し、さらに主変圧器１の１次巻線２とIq1とに
よる残留インダクテイブエネルギーによりViを
越してVqは零点に向う。
Vqは主変圧器１への印加電圧であるが、同時に、 （Vq−Vi）×（T2−T3）＝Vi×（T1−T2） ……(2) になると、T3時点において、Vqはviの方向に下
降し、さらに主変圧器１の１次巻線２とIq1とに
よる残留インダクテイブエネルギーによりViを
越してVqは零点に向う。
そのとき第２の補助巻線３８が反転を開始し
て、前記整流器３３、順方向に電流が流れ、両端
電圧Vq2は零の方向に向い、第２の開閉素子
（MOS型FET）６ゲート・ソース間電圧Vgsは零
となり、第２の開閉素子（MOS型FET）６は遮
断される。
て、前記整流器３３、順方向に電流が流れ、両端
電圧Vq2は零の方向に向い、第２の開閉素子
（MOS型FET）６ゲート・ソース間電圧Vgsは零
となり、第２の開閉素子（MOS型FET）６は遮
断される。
以上(1)(2)式間の変化は同時に行われ、第２の開
閉素子（MOS型FET）６の遮断と、第１の開閉
素子（MOS型FET）５の導通、すなわち転流が
行われる。
閉素子（MOS型FET）６の遮断と、第１の開閉
素子（MOS型FET）５の導通、すなわち転流が
行われる。
以上のように、前記電圧Vq2を一定値にクラン
プすることにより、Vi(L)の場合は高い−Vsc(L)
を、Vi(H)の場合は低い−Vsc(H)を得、（T1−T3）
の周期はほどんど変ることなく第１の開閉素子
（MOS型FET）５の導通角（T1−T2）／（T1−
T3）は自然に好ましい方向に制御される。これ
を第７図、第８図および第９図によつて説明する
と第７図の特性V3は本発明によるもので、従来
の特性V2よりも好ましい方向に抑制されること
がわかる。第８図と第９図の斜線部分は磁気増幅
器９，１０の負担する制御電圧時間積であるが、
従来例の第１３図に比してその負担は著しく減少
している。ちなみに、第１の開閉素子（MOS型
FET）５のターンオフ時にコンデンサ２７に蓄
えられた主変圧器１の１次巻線その他のインダク
テイブエネルギーは第２の開閉素子（MOS型
FET）６のターンオフ時にリセツト巻線２８介
して電源に返還されるのでこれによる電力損失は
理論上は存在しない。
プすることにより、Vi(L)の場合は高い−Vsc(L)
を、Vi(H)の場合は低い−Vsc(H)を得、（T1−T3）
の周期はほどんど変ることなく第１の開閉素子
（MOS型FET）５の導通角（T1−T2）／（T1−
T3）は自然に好ましい方向に制御される。これ
を第７図、第８図および第９図によつて説明する
と第７図の特性V3は本発明によるもので、従来
の特性V2よりも好ましい方向に抑制されること
がわかる。第８図と第９図の斜線部分は磁気増幅
器９，１０の負担する制御電圧時間積であるが、
従来例の第１３図に比してその負担は著しく減少
している。ちなみに、第１の開閉素子（MOS型
FET）５のターンオフ時にコンデンサ２７に蓄
えられた主変圧器１の１次巻線その他のインダク
テイブエネルギーは第２の開閉素子（MOS型
FET）６のターンオフ時にリセツト巻線２８介
して電源に返還されるのでこれによる電力損失は
理論上は存在しない。
以上は第２図のツエナー電圧Vzを一定値にす
ることによつて好結果を得たが、第１図のように
前記電圧Vq2を電源出力V0よりフイードバツクし
て制御することにより、磁気増幅器９を利用する
ことなく直接V3を一定に制御することが可能で
ある。
ることによつて好結果を得たが、第１図のように
前記電圧Vq2を電源出力V0よりフイードバツクし
て制御することにより、磁気増幅器９を利用する
ことなく直接V3を一定に制御することが可能で
ある。
つぎに、第３図は、開閉制御回路として飽和変
成器７を用い、その第１の２次巻線２４を第１の
開閉素子（MOS型FET）５のゲート・ソース間
に結合し、第２の２次巻線２５を第２の開閉素子
（MOS型FET）６のゲート・ソース間に結合し
たものである。また、前記主変圧器１の第１の補
助巻線１９よりインピーダンス素子２０、整流器
２１と制御電圧印加回路２２の直列回路を介して
開閉制御回路（飽和変成器）７の１次巻線２３に
結合されている。
成器７を用い、その第１の２次巻線２４を第１の
開閉素子（MOS型FET）５のゲート・ソース間
に結合し、第２の２次巻線２５を第２の開閉素子
（MOS型FET）６のゲート・ソース間に結合し
たものである。また、前記主変圧器１の第１の補
助巻線１９よりインピーダンス素子２０、整流器
２１と制御電圧印加回路２２の直列回路を介して
開閉制御回路（飽和変成器）７の１次巻線２３に
結合されている。
前記整流器２１と制御電圧印加回路２２は第３
図のように結合する場合に限られず、第４図に示
すように、開閉制御回路（飽和変成器）７の１次
巻線２３と並列に接続してもよい。
図のように結合する場合に限られず、第４図に示
すように、開閉制御回路（飽和変成器）７の１次
巻線２３と並列に接続してもよい。
「発明の効果」
以上のように本発明は構成したので、広範囲の
入力電圧の変化に対応して予備的出力、または最
終出力を効果的に制御を可能ならしめる。また第
１の開閉素子のターンオフ時のフライバツク電圧
は効果的に抑制され、広範囲入力に作用可能で、
高能率、簡単かつ高信頼性を有し、実用に供して
効果甚大である。
入力電圧の変化に対応して予備的出力、または最
終出力を効果的に制御を可能ならしめる。また第
１の開閉素子のターンオフ時のフライバツク電圧
は効果的に抑制され、広範囲入力に作用可能で、
高能率、簡単かつ高信頼性を有し、実用に供して
効果甚大である。
第１図ないし第４図は本発明による導電角制御
自励インバータ回路の実施例を示すもので、第１
図は第１実施例の電気回路図、第２図は第２実施
例の電気回路図、第３図は第３実施例の電気回路
図、第４図は第４実施例の電気回路図、第５図、
第６図、第７図、第８図および第９図はそれぞれ
本発明回路の波形図、第１０図は従来の回路図、
第１１図、第１２図および第１３図はそれぞれ従
来回路の波形図である。 １……主変圧器、２……１次巻線、３……電
源、４……自励インバータ、５……第１の開閉素
子（MOS型FET）、６……第２の開閉素子
（MOS型FET）、７……開閉制御回路（飽和リア
クトルまたは飽和変成器）、８……２次巻線、９，
１０……磁気増幅器、１２……整流平滑回路、１
３……誤差検出増幅回路、１７，１８……出力端
子、１９……第１の補助巻線、２０……インピー
ダンス素子、２１……整流器、２２……制御電圧
印加回路、２６……整流器、２７……コンデン
サ、２８……リセツト巻線、３０……トランジス
タ、３７……開閉制御回路、３８……第２の補助
巻線。
自励インバータ回路の実施例を示すもので、第１
図は第１実施例の電気回路図、第２図は第２実施
例の電気回路図、第３図は第３実施例の電気回路
図、第４図は第４実施例の電気回路図、第５図、
第６図、第７図、第８図および第９図はそれぞれ
本発明回路の波形図、第１０図は従来の回路図、
第１１図、第１２図および第１３図はそれぞれ従
来回路の波形図である。 １……主変圧器、２……１次巻線、３……電
源、４……自励インバータ、５……第１の開閉素
子（MOS型FET）、６……第２の開閉素子
（MOS型FET）、７……開閉制御回路（飽和リア
クトルまたは飽和変成器）、８……２次巻線、９，
１０……磁気増幅器、１２……整流平滑回路、１
３……誤差検出増幅回路、１７，１８……出力端
子、１９……第１の補助巻線、２０……インピー
ダンス素子、２１……整流器、２２……制御電圧
印加回路、２６……整流器、２７……コンデン
サ、２８……リセツト巻線、３０……トランジス
タ、３７……開閉制御回路、３８……第２の補助
巻線。
Claims (1)
- 【特許請求の範囲】 １ 電源の両端に、主変圧器の１次巻線と第１の
開閉素子とを直列に結合し、前記主変圧器に設け
た補助巻線と前記第１の開閉素子との間に、イン
ピーダンス素子と、前記第１の開閉素子の開閉制
御回路としての可飽和素子とを結合し、前記可飽
和素子の飽和により、前記第１の開閉素子の開閉
制御を行なうようにした自励インバータ回路にお
いて、前記第１の開閉素子の両端に、整流器とコ
ンデンサの直列回路を結合し、この整流器とコン
デンサの結合点と、前記電源との間に、前記主変
圧器に設けた主線巻と同一巻数を有するリセツト
巻線を挿入し、このリセツト巻線と前記コンデン
サの直列回路中に、第２の開閉素子を挿入し、こ
の第２の開閉素子に、この第２の開閉素子と前記
第１の開閉素子とが互いに逆の開閉動作とせしめ
る開閉制御回路を結合してなることを特徴とする
導通角制御自励インバータ回路。 ２ 補助巻線は、第１、第２の補助巻線からな
り、開閉制御回路は、第１、第２の開閉制御回路
からなり、第１、第２の開閉素子は、MOS型
FETからなり、第１のMOS型FETのゲート・ソ
ース間に、第１の開閉制御回路としての可飽和リ
アクトルを介して第１の補助巻線を結合し、第２
のMOS型FETのゲート・ソース間に、第２の開
閉制御回路を介して第２の補助巻線を結合してな
る特許請求の範囲第１項記載の導通角制御自励イ
ンバータ回路。 ３ 第２の開閉素子は、電源電圧の変動と、主変
圧器の２次電圧の変動のそれぞれに応じてオフ比
を制御するようにした特許請求の範囲第２項記載
の導通角制御自励インバータ回路。 ４ 第２の開閉素子は電源電圧の変動を検出増幅
した出力により絶縁手段を介して制御するように
結合してなる特許請求の範囲第３項記載の導通角
制御自励インバータ回路。 ５ 第１、第２の開閉素子は、MOS型FETから
なり、開閉制御回路としての飽和変成器は、１つ
の１次巻線と第１、第２の２次巻線を有し、第１
の２次巻線を第１のMOS型FETのゲート・ソー
ス間に結合し、第２の２次巻線を第２のMOS型
FETのゲート・ソース間に結合してなる特許請
求の範囲第１項記載の導通角制御自励インバータ
回路。 ６ 飽和変成器の１次巻線と主変圧器の補助巻線
との間に、整流器と制御電圧印加回路の並列回路
にインピーダンス素子を直列に結合した回路を挿
入してなる特許請求の範囲第５項記載の導通角制
御自励インバータ回路。 ７ 飽和変成器の１次巻線と主変圧器の補助巻線
との間に、インピーダンス素子を挿入するととも
に、前記飽和変成器の１次巻線と並列に、整流器
と制御電圧印加回路の直列回路を結合してなる特
許請求の範囲第５項記載の導通角制御自励インバ
ータ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292916A JPH01136567A (ja) | 1987-11-19 | 1987-11-19 | 導通角制御自励インバータ回路 |
| US07/288,792 US4901214A (en) | 1987-11-19 | 1988-11-18 | Continuity angle controlled self-excited inverter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292916A JPH01136567A (ja) | 1987-11-19 | 1987-11-19 | 導通角制御自励インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01136567A JPH01136567A (ja) | 1989-05-29 |
| JPH0365116B2 true JPH0365116B2 (ja) | 1991-10-09 |
Family
ID=17788057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292916A Granted JPH01136567A (ja) | 1987-11-19 | 1987-11-19 | 導通角制御自励インバータ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4901214A (ja) |
| JP (1) | JPH01136567A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333104A (en) * | 1992-05-22 | 1994-07-26 | Matsushita Electric Works, Ltd. | Inverter power source |
| JP3366058B2 (ja) * | 1992-10-07 | 2003-01-14 | 浩 坂本 | 電源装置 |
| DE59307800D1 (de) * | 1993-03-05 | 1998-01-15 | Fleck Carl M | Wandlerschaltung |
| US5694310A (en) * | 1995-08-14 | 1997-12-02 | International Business Machines Corporation | Three phase input boost converter |
| JP3512540B2 (ja) * | 1995-11-22 | 2004-03-29 | オリジン電気株式会社 | スイッチング電源及びその制御方法 |
| JP3492882B2 (ja) * | 1997-04-07 | 2004-02-03 | パイオニア株式会社 | スイッチング電源装置 |
| CN1943100B (zh) * | 2004-04-21 | 2010-09-22 | 三菱电机株式会社 | 电源装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021717A (en) * | 1973-05-16 | 1977-05-03 | Matsushita Electric Industrial Co., Ltd. | Charging system |
| US4164014A (en) * | 1978-06-12 | 1979-08-07 | Gould Advance Limited | Converter power supply apparatus |
| DE3007597C2 (de) * | 1980-02-28 | 1982-04-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schutzbeschaltungsanordnung für Halbleiterschalter |
| JPS6047834B2 (ja) * | 1980-12-01 | 1985-10-23 | オムロン株式会社 | スイツチングレギユレ−タ |
| JPS62166776A (ja) * | 1986-01-16 | 1987-07-23 | Sanken Electric Co Ltd | 直流−直流変換器 |
| JP3042607B2 (ja) * | 1997-06-13 | 2000-05-15 | 日本電気株式会社 | 同期検出回路 |
-
1987
- 1987-11-19 JP JP62292916A patent/JPH01136567A/ja active Granted
-
1988
- 1988-11-18 US US07/288,792 patent/US4901214A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4901214A (en) | 1990-02-13 |
| JPH01136567A (ja) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62166772A (ja) | 電源を切り替える場合に使用される順変換装置 | |
| JPH11299237A (ja) | アクティブ・クランプ回路を備えたフォワード・コンバータ | |
| JPS59191485A (ja) | 低損失高周波インバ−タ | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH01136567A (ja) | 導通角制御自励インバータ回路 | |
| US4464710A (en) | Simplified d.c. to d.c. converter | |
| US6005779A (en) | Rectification and inversion circuits | |
| JPH0320046Y2 (ja) | ||
| JP3235755B2 (ja) | コンバータ装置 | |
| JP2700801B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2573867B2 (ja) | 自励インバータの起動回路 | |
| JPS642556Y2 (ja) | ||
| JPS6241593Y2 (ja) | ||
| JP3366588B2 (ja) | 同期整流コンバータ | |
| JPH073835Y2 (ja) | スイッチングレギュレータ | |
| JPH07118916B2 (ja) | スイツチング電源回路 | |
| JP2680124B2 (ja) | スイッチングレギュレータ電源回路 | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| SU1515286A1 (ru) | Однотактный самовозбуждающийс преобразователь посто нного напр жени | |
| JPS6198392U (ja) | ||
| JPH10243578A (ja) | 電源回路 | |
| JPH07337012A (ja) | 多出力スイッチング電源回路 | |
| JPS599788U (ja) | インバ−タの起動回路 | |
| JPS62210862A (ja) | ２石式ｄｃ−ｄｃコンバ−タ | |
| JPS63190560A (ja) | 整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 17 |