JPH0365903B2 - - Google Patents
Info
- Publication number
- JPH0365903B2 JPH0365903B2 JP22741884A JP22741884A JPH0365903B2 JP H0365903 B2 JPH0365903 B2 JP H0365903B2 JP 22741884 A JP22741884 A JP 22741884A JP 22741884 A JP22741884 A JP 22741884A JP H0365903 B2 JPH0365903 B2 JP H0365903B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- conduction
- conductivity type
- programmable element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は例えば半導体PROM（プログラマブ
ル・リード・オンリ・メモリ）装置あるいはリダ
ンダンシイ回路等に使用されるプログラマブル素
子に関する。
ル・リード・オンリ・メモリ）装置あるいはリダ
ンダンシイ回路等に使用されるプログラマブル素
子に関する。
近年、プログラマブル素子、いわゆるPROM
素子を含む半導体LSI（大規模集積回路）の需要
が増大している。上記PROM素子はPROM・
LSIとしてだけではなく、メモリLSIや論理LSI
のリダンダンシイ回路すなわち不良救済回路の一
部として使用されるに至つている。
素子を含む半導体LSI（大規模集積回路）の需要
が増大している。上記PROM素子はPROM・
LSIとしてだけではなく、メモリLSIや論理LSI
のリダンダンシイ回路すなわち不良救済回路の一
部として使用されるに至つている。
従来のPROM素子、特に通常導通状態でプロ
グラム後に非導通状態になるようなPROM素子
の代表的なものは、フユーズ溶断方式のものであ
り、その溶断方式としては、例えば電流によるも
のや、レーザによるものが使用されている。
グラム後に非導通状態になるようなPROM素子
の代表的なものは、フユーズ溶断方式のものであ
り、その溶断方式としては、例えば電流によるも
のや、レーザによるものが使用されている。
フユーズ溶断方式のPROM素子の等価回路を
第５図ａに、構造の例を第５図ｂに示す。上記電
流溶断方式の場合は、端子１，２の間に数十ｍ
Ａ、数ｍsecの電流パルスをフユーズ部３に流す。
この様に大きな電流駆動には大きな面積のトラン
ジスタを要する為、高集積MOS・LSIに適用す
るには困難があつた。一方、レーザ溶断方式の
PROM素子では１プログラム当り0.6μJ程度のエ
ネルギーが必要なことが知られている。
第５図ａに、構造の例を第５図ｂに示す。上記電
流溶断方式の場合は、端子１，２の間に数十ｍ
Ａ、数ｍsecの電流パルスをフユーズ部３に流す。
この様に大きな電流駆動には大きな面積のトラン
ジスタを要する為、高集積MOS・LSIに適用す
るには困難があつた。一方、レーザ溶断方式の
PROM素子では１プログラム当り0.6μJ程度のエ
ネルギーが必要なことが知られている。
ところで一般にフユーズ溶断方式のPROM素
子は、単にフユーズを溶融するエネルギー以外
に、フユーズを構成している物質を追い流した
り、吹き飛ばしたり、あるいは蒸発させたりして
切断するためのエネルギーを要する為、プログラ
ム時に大きなエネルギーを消費する。また、フユ
ーズ素子は溶断時、保護膜で被ふくしておけない
こと、フユーズを構成している物質が素子全体に
飛散すること、あるいは多大なエネルギーのため
フユーズ素子周囲に熱ダメージを与え易い等、信
頼性を低下させる様な要因を多く含んでいる。
子は、単にフユーズを溶融するエネルギー以外
に、フユーズを構成している物質を追い流した
り、吹き飛ばしたり、あるいは蒸発させたりして
切断するためのエネルギーを要する為、プログラ
ム時に大きなエネルギーを消費する。また、フユ
ーズ素子は溶断時、保護膜で被ふくしておけない
こと、フユーズを構成している物質が素子全体に
飛散すること、あるいは多大なエネルギーのため
フユーズ素子周囲に熱ダメージを与え易い等、信
頼性を低下させる様な要因を多く含んでいる。
その他に、従来のPROM素子は、プログラム
によつて単にon（オン）がoff（オフ）になるか、
あるいはoffがonになるかするもの以外は知られ
ていない。例えばリダンダンシイ回路等で必要な
一方がonからoffになると同時に、他方がoffから
onになるような素子が必要な場合は、２つの異
種の素子を用意しこれらを同時にプログラムする
必要があつた。この方法では２つの素子を用意す
るため、面積的にも不利であり、２ケ所のプログ
ラムを行なうため、エネルギー面、信頼性面でも
不利であり、新しい多機能のプログラマブル素子
が望まれている。
によつて単にon（オン）がoff（オフ）になるか、
あるいはoffがonになるかするもの以外は知られ
ていない。例えばリダンダンシイ回路等で必要な
一方がonからoffになると同時に、他方がoffから
onになるような素子が必要な場合は、２つの異
種の素子を用意しこれらを同時にプログラムする
必要があつた。この方法では２つの素子を用意す
るため、面積的にも不利であり、２ケ所のプログ
ラムを行なうため、エネルギー面、信頼性面でも
不利であり、新しい多機能のプログラマブル素子
が望まれている。
本発明は上記欠点を解消するためになされたも
ので、その目的は、プログラム時のエネルギー消
費を低減でき、信頼性にすぐれ、設計余裕度が高
く、且つ１ケ所のプログラムで一方の電流経路が
onからoff、他方の電流経路がoffからonへという
ような多機能な切換えが可能なプログラマブル素
子を提供することにある。
ので、その目的は、プログラム時のエネルギー消
費を低減でき、信頼性にすぐれ、設計余裕度が高
く、且つ１ケ所のプログラムで一方の電流経路が
onからoff、他方の電流経路がoffからonへという
ような多機能な切換えが可能なプログラマブル素
子を提供することにある。
すなわち、本発明のプログラマブル素子は、第
１導電型の第１半導体層を挾んで互いに離間させ
て、第２導電型で上記第１半導体層より高濃度の
不純物を拡散し第２、第３の半導体層を設け、こ
れら第２、第３半導体層に熱処理を加えることに
より、第２、第３半導体層からこれら半導体層間
の第１半導体層へ不純物をしみ出させて第２、第
３半導体層の導電性を増加させるとともに、上記
第２、第３半導体層を結ぶ線に対して交差する方
向の第１半導体層の導電性を減少させるようにし
ており、上記熱処理を加えるか否かに応じてプロ
グラムを行なうようにしている。また、第１導電
型の第１半導体層の長手方向に対して交差する方
向に一端が接するように、第２導電型で上記第１
半導体層より高濃度の不純物が拡散された第２の
半導体層を設けるとともに、上記第１半導体層と
第２半導体層との接合部近傍における第１半導体
層の一端側に第１導電型の高濃度不純物領域を設
け、上記第１、第２半導体層の接合部近傍に熱処
理を加えることにより、上記第２半導体層から第
１半導体層へ不純物をしみ出させ、上記高濃度不
純物領域から上記第１、第２半導体層の接合部へ
不純物をしみ出させてPN接合を形成することに
より、第１半導体層の一端と他端間を非導通と
し、上記第１半導体層の一端と第２半導体層間を
導通させるようにしており、上記熱処理を加える
か否かに応じてプログラムを行なうようにしてい
る。これらの構造では、プログラムする際、不純
物が拡散する程度のエネルギーを加えれば良く、
従来と異なつて物質を切断する必要はない。従つ
て、低消費エネルギーでプログラム出来、プログ
ラマブル素子を保護膜でおおつた状態でもプログ
ラムが可能であるため、高信頼性を有する回路が
実現できる。また、一方向の電流経路がoffから
onへ、他方向の電流経路はonからoffへ一度にプ
ログラムが可能である。
１導電型の第１半導体層を挾んで互いに離間させ
て、第２導電型で上記第１半導体層より高濃度の
不純物を拡散し第２、第３の半導体層を設け、こ
れら第２、第３半導体層に熱処理を加えることに
より、第２、第３半導体層からこれら半導体層間
の第１半導体層へ不純物をしみ出させて第２、第
３半導体層の導電性を増加させるとともに、上記
第２、第３半導体層を結ぶ線に対して交差する方
向の第１半導体層の導電性を減少させるようにし
ており、上記熱処理を加えるか否かに応じてプロ
グラムを行なうようにしている。また、第１導電
型の第１半導体層の長手方向に対して交差する方
向に一端が接するように、第２導電型で上記第１
半導体層より高濃度の不純物が拡散された第２の
半導体層を設けるとともに、上記第１半導体層と
第２半導体層との接合部近傍における第１半導体
層の一端側に第１導電型の高濃度不純物領域を設
け、上記第１、第２半導体層の接合部近傍に熱処
理を加えることにより、上記第２半導体層から第
１半導体層へ不純物をしみ出させ、上記高濃度不
純物領域から上記第１、第２半導体層の接合部へ
不純物をしみ出させてPN接合を形成することに
より、第１半導体層の一端と他端間を非導通と
し、上記第１半導体層の一端と第２半導体層間を
導通させるようにしており、上記熱処理を加える
か否かに応じてプログラムを行なうようにしてい
る。これらの構造では、プログラムする際、不純
物が拡散する程度のエネルギーを加えれば良く、
従来と異なつて物質を切断する必要はない。従つ
て、低消費エネルギーでプログラム出来、プログ
ラマブル素子を保護膜でおおつた状態でもプログ
ラムが可能であるため、高信頼性を有する回路が
実現できる。また、一方向の電流経路がoffから
onへ、他方向の電流経路はonからoffへ一度にプ
ログラムが可能である。
以下、本発明の一実施例について図面を参照し
て説明する。第１図ａはプログラム前の状態、第
１図ｂはプログラム後の状態をそれぞれ示してい
る。ここでは前記第１導電型としてＰ型、第２導
電型としてＮ型の例を示すが、反対の構成も可能
である。ａ図におけるＰ型の半導体層６１には、
この半導体層６１と交差する方向に、半導体層６
１を挟むようにしてN+型の第２、第３半導体層
６２1，６２2が形成される。ここで、上記半導体
層６２1，６２2の不純物濃度は、半導体層６１の
不純物濃度よりも高く設定される。上記各半導体
層６１，６２1および６２2としては、技術的には
単結晶シリコン、多結晶シリコン、非晶質シリコ
ン等で形成することが容易と思われるが、他の半
導体でも良い。また、寄生的な電流路をなくすた
め、上記各半導体層６１，６２1および６２2は絶
縁膜上に形成する事が望ましい。
て説明する。第１図ａはプログラム前の状態、第
１図ｂはプログラム後の状態をそれぞれ示してい
る。ここでは前記第１導電型としてＰ型、第２導
電型としてＮ型の例を示すが、反対の構成も可能
である。ａ図におけるＰ型の半導体層６１には、
この半導体層６１と交差する方向に、半導体層６
１を挟むようにしてN+型の第２、第３半導体層
６２1，６２2が形成される。ここで、上記半導体
層６２1，６２2の不純物濃度は、半導体層６１の
不純物濃度よりも高く設定される。上記各半導体
層６１，６２1および６２2としては、技術的には
単結晶シリコン、多結晶シリコン、非晶質シリコ
ン等で形成することが容易と思われるが、他の半
導体でも良い。また、寄生的な電流路をなくすた
め、上記各半導体層６１，６２1および６２2は絶
縁膜上に形成する事が望ましい。
次に、プログラム時に上記半導体層６１と半導
体層６２1，６２2との交差位置付近に、レーザ又
は電子線又はイオンビーム等を上方から選択的に
照射して熱処理を施すと、半導体層６２1，６２2
からその間の半導体層６１にN+型の不純物がし
み出して半導体層６２1と６２2と結合され、第１
図ｂのような構造体に変化する。さて、プログラ
ム前には、Ｂ−B′間は導電性が高く（導通状
態）、Ｃ−C′間はｎ−ｐ−ｎ接合のため極めて導
電性が低い（非導通状態）のに対し、プログラム
後は、Ｂ−B′間がｐ−ｎ−ｐ接合のため極めて
導電性が低くなり、Ｃ−C′間は導電性が高くな
る。従つて、一方の電流経路がonからoffへ、他
方の電流経路はoffからonへ一度にプログラムで
きたことになる。
体層６２1，６２2との交差位置付近に、レーザ又
は電子線又はイオンビーム等を上方から選択的に
照射して熱処理を施すと、半導体層６２1，６２2
からその間の半導体層６１にN+型の不純物がし
み出して半導体層６２1と６２2と結合され、第１
図ｂのような構造体に変化する。さて、プログラ
ム前には、Ｂ−B′間は導電性が高く（導通状
態）、Ｃ−C′間はｎ−ｐ−ｎ接合のため極めて導
電性が低い（非導通状態）のに対し、プログラム
後は、Ｂ−B′間がｐ−ｎ−ｐ接合のため極めて
導電性が低くなり、Ｃ−C′間は導電性が高くな
る。従つて、一方の電流経路がonからoffへ、他
方の電流経路はoffからonへ一度にプログラムで
きたことになる。
第２図には、上記第１図に示した本発明による
複合機能を有するプログラマブル素子を最適に応
用し得るリダンダンシイ回路例を示している。リ
ダンダンシイ回路８０の電源線８１は、通常は接
地電位に接続され、リダンダンシイ回路８０を動
作させる時には高電圧（VDD）に接続されるよう
なスイツチＳに接続されている。このスイツチＳ
に対して、本発明のプログラマブル素子を応用す
るパターンレイアウト例を第３図および第４図に
示す。第３図において、N+型半導体層の１部９
３とＰ型半導体層の１部９４は金属線９０によつ
て電気的に短絡されている。この構成は、Ｐ、Ｎ
両層の交差部の加熱により、前記第２図のスイツ
チＳが切り換わるようになつている。
複合機能を有するプログラマブル素子を最適に応
用し得るリダンダンシイ回路例を示している。リ
ダンダンシイ回路８０の電源線８１は、通常は接
地電位に接続され、リダンダンシイ回路８０を動
作させる時には高電圧（VDD）に接続されるよう
なスイツチＳに接続されている。このスイツチＳ
に対して、本発明のプログラマブル素子を応用す
るパターンレイアウト例を第３図および第４図に
示す。第３図において、N+型半導体層の１部９
３とＰ型半導体層の１部９４は金属線９０によつ
て電気的に短絡されている。この構成は、Ｐ、Ｎ
両層の交差部の加熱により、前記第２図のスイツ
チＳが切り換わるようになつている。
第４図ａでは、プログラム前Ｐ型半導体層１０
２を介してP+型層１００はN+型層１０１と離れ
ているが、プログラム時、N+半導体領域１０１
からしみ出したN+型不純物により、この領域１
０１が拡大し、第４図ｂの如くP+N+接合１０３
を形成するに至る。このP+N+接合１０３は逆接
合耐圧が小さいため、端子１０４は電源VDDと電
気的に接続される。
２を介してP+型層１００はN+型層１０１と離れ
ているが、プログラム時、N+半導体領域１０１
からしみ出したN+型不純物により、この領域１
０１が拡大し、第４図ｂの如くP+N+接合１０３
を形成するに至る。このP+N+接合１０３は逆接
合耐圧が小さいため、端子１０４は電源VDDと電
気的に接続される。
以上説明したように、本発明に係るプログラマ
ブル素子は、電流自己加熱型、レーザ加熱型のど
ちらでも従来の数分の１以下のエネルギーでプロ
グラムが出来る。また従来、フユーズを構成する
物質が変形もしくは消滅するため、保護膜でその
上をおおつておけなかつたが本発明に係るプログ
ラマブル素子では、プログラムに大量の物質の移
動を伴なわないため、保護膜を破壊せずにプログ
ラム出来、信頼性の高い素子の実現が可能であ
る。また本発明では現在知られていない複合機能
を持つた素子を構成でき、リダンダンシイ回路に
適用した際、少ない手数で誤まりの少ないプログ
ラムが可能となる。
ブル素子は、電流自己加熱型、レーザ加熱型のど
ちらでも従来の数分の１以下のエネルギーでプロ
グラムが出来る。また従来、フユーズを構成する
物質が変形もしくは消滅するため、保護膜でその
上をおおつておけなかつたが本発明に係るプログ
ラマブル素子では、プログラムに大量の物質の移
動を伴なわないため、保護膜を破壊せずにプログ
ラム出来、信頼性の高い素子の実現が可能であ
る。また本発明では現在知られていない複合機能
を持つた素子を構成でき、リダンダンシイ回路に
適用した際、少ない手数で誤まりの少ないプログ
ラムが可能となる。
第１図は本発明の一実施例に係わるプログラマ
ブル素子を説明するための構成図、第２図は上記
第１図のプログラマブル素子を応用し得るリダン
ダンシイ回路例を示す図、第３図および第４図は
それぞれ上記第２図の回路におけるスイツチのパ
ターンレイアウト例を示す図、第５図は従来のプ
ログラマブル素子を説明するための図である。 ６１……第１の半導体層、６２1，６２2……第
２、第３の半導体層。
ブル素子を説明するための構成図、第２図は上記
第１図のプログラマブル素子を応用し得るリダン
ダンシイ回路例を示す図、第３図および第４図は
それぞれ上記第２図の回路におけるスイツチのパ
ターンレイアウト例を示す図、第５図は従来のプ
ログラマブル素子を説明するための図である。 ６１……第１の半導体層、６２1，６２2……第
２、第３の半導体層。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の第１半導体層と、この半導体層
を挾んで互いに離間して形成される第２導電型で
上記半導体層より高濃度の不純物が拡散された第
２、第３の半導体層とを具備し、上記第２、第３
半導体層に熱処理を加えることによりこれら第
２、第３半導体層間の導電性を増加させ、上記第
２、第３半導体層を結ぶ線に対して交差する方向
の上記第１半導体層の導電性を減少させるように
して成り、上記熱処理を加えるか否かに応じて上
記第１半導体層の非導通あるいは導通、および上
記第２、第３半導体層間の導通あるいは非導通を
同時にプログラムする如く構成したことを特徴と
するプログラマブル素子。 ２ 前記各半導体層を、絶縁膜上の多結晶半導体
もしくは非晶質半導体で形成することを特徴とす
る特許請求の範囲第１項記載のプログラマブル素
子。 ３ 前記熱処理を、レーザもしくは電子線もしく
はイオンビームで行なうことを特徴とする特許請
求の範囲第１項記載のプログラマブル素子。 ４ 第１導電型の第１半導体層と、この第１半導
体層の長手方向に対して交差する方向に一端が接
するように設けられ、第２導電型で上記第１半導
体層より高濃度の不純物が拡散された第２の半導
体層と、上記第１半導体層と上記第２半導体層と
の接合部近傍における第１半導体層の一端側に設
けられる第１導電型の高濃度不純物領域とを具備
し、上記第１、第２半導体層の接合部近傍に熱処
理を加えて上記高濃度不純物領域と上記第２半導
体層における第１導電型と第２導電型の各接合面
を移動させることにより、上記第１半導体層の一
端と他端間を非導通とし、上記第１半導体層の一
端と上記第２半導体層間を導通させるようにして
成り、上記熱処理を加えるか否かに応じて上記第
１半導体層の一端と他端間の導通あるいは非導
通、および上記第１半導体層の一端と上記第２半
導体層間との非導通あるいは導通を同時にプログ
ラムする如く構成したことを特徴とするプログラ
マブル素子。 ５ 前記各半導体層を、絶縁膜上の多結晶半導体
もしくは非晶質半導体で形成することを特徴とす
る特許請求の範囲第４項記載のプログラマブル素
子。 ６ 前記熱処理を、レーザもしくは電子線もしく
はイオンビームで行なうことを特徴とする特許請
求の範囲第４項記載のプログラマブル素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227418A JPS60121762A (ja) | 1984-10-29 | 1984-10-29 | プログラマブル素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227418A JPS60121762A (ja) | 1984-10-29 | 1984-10-29 | プログラマブル素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186408A Division JPS5887860A (ja) | 1981-11-20 | 1981-11-20 | プログラマブル素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60121762A JPS60121762A (ja) | 1985-06-29 |
| JPH0365903B2 true JPH0365903B2 (ja) | 1991-10-15 |
Family
ID=16860528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227418A Granted JPS60121762A (ja) | 1984-10-29 | 1984-10-29 | プログラマブル素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121762A (ja) |
-
1984
- 1984-10-29 JP JP59227418A patent/JPS60121762A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60121762A (ja) | 1985-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721529B2 (ja) | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 | |
| KR970007115B1 (ko) | 리던던시 또는 커스텀 와이어링을 구현하기 위해 반도체 회로에서 사용되는 퓨즈 구조물 및 그의 제조 방법 | |
| US5661323A (en) | Integrated circuit fuse programming and reading circuits | |
| US4910418A (en) | Semiconductor fuse programmable array structure | |
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| JPH0582641A (ja) | 非溶断型素子構造、非溶断型素子構造中に小抵抗導電フイラメントを形成する方法、及び非溶断型素子構造アレイ | |
| US7256471B2 (en) | Antifuse element and electrically redundant antifuse array for controlled rupture location | |
| US5572050A (en) | Fuse-triggered antifuse | |
| ATE277424T1 (de) | Schmelzstruktur für eine integrierte schaltungsanordnung | |
| US5011791A (en) | Fusible link with built-in redundancy | |
| JP4031821B2 (ja) | 冗長セルのプログラミングのためのアンチヒューズとプログラミング装置とを有するリペア回路 | |
| JPH0365903B2 (ja) | ||
| US3539880A (en) | Mis-fet permanent repair physical device | |
| US20050133882A1 (en) | Integrated circuit fuse and method of fabrication | |
| JP2006216954A (ja) | 信頼性を向上させるアンチヒューズ回路およびこれを用いたアンチヒュージング方法 | |
| US5281553A (en) | Method for controlling the state of conduction of an MOS transistor of an integrated circuit | |
| JPH0821635B2 (ja) | Ｍｏｓトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JPS58123759A (ja) | 半導体記憶装置 | |
| JPS6131615B2 (ja) | ||
| KR100621773B1 (ko) | 전기적 퓨즈 회로 및 레이아웃 방법 | |
| JPS6059678B2 (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPH0255953B2 (ja) | ||
| JPS6181663A (ja) | 半導体装置 | |
| JPS6181654A (ja) | レ−ザ・ビ−ム・プログラマブル半導体装置とその製法 |