JPH036705A - シーケンスコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシーケンスコントローラに係り、特に汎用のマ
イクロプロセッサ（以下ＭＰＵと称す）を使用してシー
ケンスプログラムの処理時間を短縮し、かつメモリ効率
を上げ、さらにはプログラム仕様の融通性を発揮させる
ことのできるシーケンスコントローラに関するものであ
る。

〔従来の技術〕

シーケンスコントローラは予め定められた条件、順序に
従って逐次進めていく制御装置であるが、特に数値制御
工作機械等の制御目的に応じた制御機能を充分に発揮す
るコントローラが必要とされる。

ところで、シーケンスコントローラは、ＭＰＵにおいて
バイト、あるいはワード単位の演算を行い、そのＭＰＵ
の指示によりシーケンス論理演算回路においてビット単
位の論理演算を行う構成となっている。このために、シ
ーケンスコントローラはピント単位の論理演算をするの
にシーケンスプログラムにおいて複数バイト、あるいは
複数ワードの容量が必要となり、メモリ効率が悪くなっ
てシーケンスプログラムの処理時間がかかってしまうと
いう問題があった。

そこで、本願出願人は前記課題を解決するために特開昭
５９−２１８５１０号公報においてシーケンスコントロ
ーラを提案している。

このシーケンスコントローラは特定な命令、例えば、Ｍ
ＰＵのレジスタの内容をシーケンスプログラムエリアに
出力する命令と、その命令の出力の後、ＭＰＵのレジス
タの内容をインクリメントする命令とを設けておき、Ｍ
ＰＵのレジスタをシーケンス処理用のプログラムカウン
タに使用することで・、シーケンスプログラムのプログ
ラムカウンタを加算する手段を必要としない分だけ、シ
ーケンスプログラムの処理時間を短縮することを目的と
するものである。

ところで、特開昭５９−２１８５１０号公報のシーケン
スコントローラは、ＭＰＵのプログラムエリア内に特定
な命令、例えば、 ＬＤ　　Ａ　（ＨＬ）　　・・・（１）ＩＮＣＨＬ　　
　・・・（２） ＬＤ　　Ａ　（ＨＬ） ＴＮＣＨＬ ＪＵＭＰ　　ＸＸＸＸ・・・（３） を設けておく。なお、（１）はＭＰＵのアドレスレジス
タの内容ｒＡ（ＨＬ）Ｊをシーケンスプログラムエリア
に出力するリード命令を意味し、（２）は前記アドレス
レジスタＨＬを＋１（インクリメント）するためのイン
クリメント命令を意味し、（３）は（１）のリード命令
と（２）のインクリメント命令を交互に多数設けること
によって、ＭＰＵのプログラム内のメモリ容量を節約す
るために設けられたジャンプ命令であり、このジャンプ
命令により（１）のリード命令にもどることを意味する
。

〔発明が解決しようとしている課題〕

ところで、従来のシーケンスコントローラは、ＭＰＵが
シーケンスプログラムを処理する際に、（１）ＭＰＵが
ｒＬＤ　　Ａ　（ＨＬ）Ｊ命令をフェッチする、 （ＩＩ）ＭＰＵがアドレスレジスタＨＬの内容をシーケ
ンスプログラムエリアに出力する、（ＩＩＩ）ＭＰＵが
ｒｌＮｃ　　ＨＬ、命令をフェッチする、 （ｒＶ）ＭＰＵがｒ　ＩＮＣＨＬＪの内容をシーケンス
プログラムエリアに出力する、 というようにシーケンスプログラムエリア内の１ステツ
プのシーケンス命令を実行するのに（１）から（ＩＶ）
までの４つの処理を行なわねばならず処理の高速性に問
題があった。

また、従来のシーケンスコントローラは、ＭＰＵのメイ
ンプログラムエリア内に少なくともシーケンス命令を全
て処理する量だけリード命令とインクリメント命令を交
互に多数並べて記憶させておかなければならない。また
、メモリ容量を節約するためにジャンプ命令を使用する
際においても、ジャンプ命令の実行時間をリード命令お
よびインクリメント命令の実行時間に比べて充分小さく
するためには、リード命令とインクリメント命令を多数
並べてプログラムメモリに配列する必要があり、大きな
メモリ容量を必要とするという問題があった。

以上から本発明の目的は、汎用マイクロプロセッサを使
用し、バイトあるいはワード単位の演算を行わせるとと
もに、シーケンスコントローラの主たる仕事であるビッ
ト演算を高速で実行でき、かつメモリ効率を向上させる
ことのできるシーケンスコントローラを提案することで
ある。

〔課題を解決するための手段〕

前記課題を解決するために、本発明のシーケンスコント
ローラは、ＭＰＵＩ　（第１図参照）のメインプログラ
ム２の所定エリアをシーケンスプログラム４を実行する
エリアとして割り当て、ＭＰＵ１のプログラムカウンタ
（以下、ＰＣと称す）をシーケンスプログラム４のＰＣ
として共用する手段と、メインプログラム２の所定エリ
アがＭＰＵ１のＰＣにより指示されるとき、ＭＰＵＩに
対して強制的に実行時間が最小となる命令コード（例え
ば、ＮＯＰ命令）を発生して与えるＮＯＰコード生成回
路３と、ＰＣとシーケンス論理演算回路７と組み合わせ
てシーケンス処理を行い、かつＭ　Ｐ　Ｕ　１に割込コ
ントローラ１０を連接して、割り込み処理によって機能
命令を実行する割り込み手段とから構成される。

〔作用〕

ＭＰＵＩのＰＣとシーケンスプログラム４を実行するた
めのＰＣを共用したため、ＭＵＰＩがＰＣに初期値（例
えば、ｒｍｍｍｍ」）をセットした後、ＭＰＵＩはオペ
コードフェッチサイクルでＮＯＰ命令を読み出し、同時
にＰＣで示されるアドレスのシーケンス命令が読み出さ
れて論理演算が行われる。ＭＰＵＩはシーケンス命令の
実行の後、ＰＣを＋１　（インクリメント）して、ＰＣ
で示されるアドレスの命令を実行する。

〔実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明のシーケンスコントローラの主要部を示
すブロンク線図、第２図および第３図は本発明にかかる
シーケンス用プログラムカウンタ処理により接点命令や
機能命令を処理する内容を説明する流れ図、第４図はシ
ーケンス命令の説明図であり、第４図（ａ）は基本命令
の説明図、第４図（ｂ）は機能命令の説明図、第５図は
本発明の一実施例のラダーシーケンス図、第６図は第５
図の状態をコーテングした図、第７図はマシンコードの
説明図、第８図はＭＰＵの命令により発せられる各種信
号のタイミングチャート図である。

第１図において、１は汎用マイクロプロセッサ（以下Ｍ
ＰｔＪと称す）、２はメインプログラム、３は実行時間
が最小となる命令コード（例えば、ＮＯＰ命令）を生成
するＮＯＰコード生成回路、４はデータエリアとしての
シーケンスプログラム、５はＭＰＩＪＩが出力するアド
レスをメインプログラム２あるいはシーケンスプログラ
ム４に分配するアドレスデコーダ、６はシーケンスプロ
グラム４から出力されるシーケンス命令が基本命令（第
４図（ａ））か、あるいは機能命令（第４図（ｂ））か
を解読する命令デコーダ、７は１ビツトの論理演算を行
うシーケンス論理演算回路、８は入力部、９は出力部、
１０は演算等の割り込みコントローラ、１１はハンファ
、１２はデータトランスミッタ、１３（ま１６ビントの
アドレスバス、１４はＭＰ（Ｊｌが出力するリード信号
、１５は論理積ゲート、１６は８ビツトのデータバス、
１７はシーケンスプログラム用の１６ビノトのデータラ
イン、Ｃ３０はメインプログラム２を選（尺するための
セレクト信号、Ｃ８Ｉはシーケンスプログラム４を選択
するためのセレクト信号、１８は４ビツトのシーケンス
命令コードライン、１９は入出力アドレスラインでビッ
トデータラインも含んでいる。

５ＣＬＫはシーケンスクロックライン、２０は演算処理
等の割り込み信号ライン、２１はＭＰＵに対する割り込
み信号である。

Ｍ　Ｐ　Ｕ　１において、ＭＰｔＪ　１のメインプログ
ラム２の所定エリアをシーケンスプログラム４を実行す
るためのエリアとして割り当て、ＭＰＵＩのＰＣをシー
ケンスプログラム４のＰＣとして共有する手段が設けら
れている。

メインプログラム２には、第２図および第３図の流れ図
で示す接点命令や機能命令を処理するプログラムが入っ
ている。さらにメインプログラム２には第４図に示すよ
うなインストラクションを処理するプログラムも入って
いる。

ＮＯＰコード生成回路３は、ＭＰＵＩのメインプログラ
ム２に予め決められたシーケンスプログラム４を実行す
るためのエリアをＭＰＵＩがオペコードフェッチする場
合に、ＮＯＰ命令を生成してデータバス１６に送出する
回路である。

次に、本発明のシーケンスコントローラの接点命令の処
理を第２図の流れ図に従って説明する。

動作を開始すると、ＭＰＵＩのプログラムカウンタＰＣ
にシーケンスプログラム４のＰＣの初期値、例えば、ｒ
ｍｍｍｍＪがセットされる（ステップ１０１）。

ＭＰＵＩのＰＣにｒ　ｍ　ｍ　ｍ　ｍ　Ｊがセットされ
ると、ＭＰｔＪｌはアドレスｒｍｍｍｍ」が示す命令を
実行するのであるが、その命令部分に、例えば、ｍｍｍ
ｍ　　ＮＯＰ のようにＮＯＰコード生成回路３からＮＯＰ命令がデー
タバス１６を介して送出されるから、ＭＰＵ１はオペコ
ードフェッチサイクルでＮＯＰ命令をリードする。なお
、ＮＯＰ命令の実行とは処理をしないことであるから、
ＭＰＵＩはＮＯＰ命令の実行と同時に、シーケンスプロ
グラム４のアドレスｒｍｍｍｍＪにあるシーケンス命令
をリードし、そのシーケンス命令に基づいて論理演算処
理を行う（ステップ１０２）。

アドレスｒｍｍｍｍＪが示す命令が実行されれば、ＭＰ
ＵＩはＰＣを自動的にインクリメント（＋１）する。例
えば、ＰＣをｒｍｍｍ（ｍ＋１）」とする（ステップ１
０３）。ＰＣをインクリメントした後、ＭＰＵＩはステ
ップ１０２以降の処理を繰り返す。

以上のようにＭＰＵがオペコードフェッチする場合に、
最小時間で実行できる命令ＮＯＰを実行する時間で、１
ステツプのシーケンス命令を実行できるという高速性を
発揮することができる。

また、ＭＰＵがオペコードフェッチする場合にＮＯＰ命
令を生成してデータバス１６に送出する回路３を設けた
ことにより、ＮＯＰ命令をメインプログラム２に記憶さ
せておく必要がないからメモリを節約できる。

つぎに第５図のラダーシーケンス図で示す内容のラダー
シーケンスプログラムを処理する場合の作用について詳
細に説明する。

なお、シーケンスプログラム４（第１図参照）には第５
図のラダーシーケンス図で示す内容のラダーシーケンス
プログラム（ラダー言語）が第６図の形でメモリ内に入
っているものとする。また、このラダー言語は、実際に
は、第７図で示されるマシン語（マシンコード）として
実行可能な内容の形式で記憶されている。すなわち、上
位４ビツトがシーケンス命令コードであり、つぎの３ビ
ツトはビット指定データ、残りの９ビツトは入出力アド
レスデータである。なお、ビット指定データは、−１’
ＩＱのＭＰＵＩが入出力データをパラレルデータとして
扱ううえで、シーケンス処理の１ビツトデータとして変
換するためのデータである。

シーケンスの起動により、ＭＰＵＩのＰＣにシーケンス
プログラム４のＰＣの初期値ｒｍｍｍｍＪがセットされ
る。

ＭＰＵＩのＰＣにｒｍｍｍｍＪがセットされると、アド
レスｒｍｍｍｍＪがアドレスバス１３を介してメインプ
ログラム２に出力される。すると、ＭＰＵＩはリード信
号１４を介してＮＯＰコード生成回路３よりＮＯＰ命令
を生成させ、そのＮ。

Ｐ命令を実行する。一方、アドレスｒｍｍｍｍＪはアド
レスデコーダ５により分配され、セレクト信号Ｃ５ｌを
介してシーケンスプログラム４に出力される。すなわち
、第８図のタイミングチャート図に従って、シーケンス
プログラム４を選択するためのセレクト信号ＣＳ、　、
リード信号１４、シーケンスクロック５ＣＬＫ、シーケ
ンスデータライン１７によりシーケンス命令、すなわち
、第６図のメモリアドレスｒｍｍｍｍＪにあるｒＲＤｏ
ｏｌ」という内容のシーケンス命令が出力されることに
なる。

このシーケンス命令は、００１番地の内容であるニーモ
ニックｒＲＤｊ　（第６図参照）であり、このシーケン
ス命令を命令デコーダ６を通して解読し、基本命令を示
していればシーケンス論理演算回路７にシーケンス命令
ｒＲＤ、を出力する。

そして、シーケンス論理演算回路７の処理の結果を出力
部９を通して外部に出力する。その動作は第８図のシー
ケンスクロック５ＣＬＫの立ち下がりから立ち上がりの
間に行われる。

メモリアドレスｒｍｍｍｍＪにある内容のシーケンス命
令を実行すれば、ＭＰＵＩはＰＣに＋１（インクリメン
ト）を行い、ＰＣ４−ＰＣ＋１とする。すると、ＰＣは
ｒｍｍｍ（ｍ＋１　）Ｊとなる。

再度、ＭＰＵＩはＰＣの指し示すＮＯＰ命令を実行する
とともに、シーケンスプログラム４にアドレスｒｍｍｍ
（ｍ＋　１　）Ｊを出力する。すると、シーケンス命令
ｒＯＲＯＯ４Ｊが出力される。このシーケンス命令ｒＯ
ＲＯＯ４」も基本命令を示しているから、第４図（ａ）
の機能に基づき、前の結果と００４番地の論理和をとる
。この動作は＋？１記と同様にシーケンスクロック５Ｃ
ＬＫの立ち下がりから立ち上がりの間に行われる。

つづいてＭＰＵＩはＰＣに＋１を行い、ＰＣはｒｍｍｍ
（ｍ＋２）」となる。

以上のようなＰＣの処理動作を繰り返し行ってシーケン
ス処理を実行していく。

ところで、前述の命令デコーダ６において、解読の結果
、機能命令（第４図（ｂ））を示していれば、割り込み
信号ライン２０を介して割り込みコントローラ１０に出
力する。すると、割り込みコントローラ１０はＭＰＵＩ
に対して割り込み信号２１を発し、ＭＰＵＩは割り込み
処理に入る。

すなわち、ＭＰＵＩはシーケンスプログラム４から割り
込み命令（機能命令）が何の命令かどうかを読み取って
その処理に入る。

例えば第５図のラダーシーケンス図の（ＩＩ）で示され
る、シーケンスプログラム４であったとする。なお、こ
のシーケンスプログラム４はラダー言語として、第６図
の（ＩＩ）で示される形でシーケンスプログラム４に入
っているものとする。第２図に示すＰＣの処理プログラ
ムにより、ＰＣの内容を連続的にカウントアツプし、ｒ
ｍｍｍ（ｍ＋５）」とすると、このＰＣの内容をＭＰＵ
Ｉはシーケンスプログラム４に出力し、ｒｍｍｍ（ｍ＋
５）ｊ番地の内容をシーケンス論理演算回路７に読み込
む。

つき゛にＭＰＵＩがｐｃを＋１すると、ｒｍｍｍ（ｍ＋
６）」となり、さらにＭＰＵＩがＰＣの内容をシーケン
スプログラム４に出力すると、ｒｍｍｍ（ｍ＋６）ｊ番
地の内容は機能命令を示しているから、割り込み信号２
Ｉが出力されて、割り込み処理に入る。すなわち、ＭＰ
ＵＩはｒｍｍｍｃ　ｍ＋６）」番地の内容が００５であ
った時にｒｍｍｍ（ｍ＋７）Ｊ番地の（Ａ）の内容をｒ
ｍｍｍ（ｍ−）−８）Ｊ番地のＣＢ〕へ転送するという
仕事を行う。

つぎに、本発明の機能命令の処理を第３図の流れ図に従
って説明する。

前記において述べたように、ＭＰＵＩはＰＣおよびレジ
スタの内容により待避などの割り込み処理を行う（ステ
ップ２０１）。

シーケンスプログラム４よりの割り込み命令がシーケン
スプログラム４の終了を示すＥＮＤ命令かどうか判断し
くステップ２０２）、ＥＮＤ命令であれば、ＰＣ４−ｍ
ｍｍｍとしくステップ２０３）、処理を終了する。一方
、ＥＮＤ命令でなければ、機能命令の処理を行い（ステ
ップ２０４）、割り込み処理より通常のシーケンス処理
にリターンしくステップ２０５）、割り込み処理を終了
する。

このようにして、Ｍ　Ｐ　ｔＪ　１の持っている割り込
み機能を利用してシーケンス動作と第４図の機能を持っ
たソフトウェアによる仕事を処理することができ、プロ
グラム機能の融通性を発揮することができる。

〔発明の効果〕

以上説明したように本発明によれば、ＭＰＵのプログラ
ムの所定エリアをシーケンスプログラムを実行するエリ
アとして割り当て、ＭＰＵのＰＣをシーケンスプログラ
ムのＰＣとして共用する手段と、メインプログラムの所
定エリアがＭＰＵのＰＣにより指示されるとき、ＭＰＵ
に対して強制的に実行時間が最小となる命令コードを発
生して与えるＮＯＰコード生成回路と、ＰＣとシーケン
ス論理演算回路と組み合わせてシーケンス処理を行い、
かつＭＰＵに割込コントローラを連接して、割り込み処
理によって機能命令を実行する割り込み手段とにより構
成されるから、プログラムの処理時間を短縮することが
でき、かつ、メモリ効率が向上し、割り込み処理可能な
プログラム処理機能を備えることでプログラム仕様の融
通性に冨んだシーケンスコントローラを提供できるとい
った効果かえられる。その結果工作機械等のシーケンス
コントローラとしての処理効率、処理能力等の向上を達
成することができる。

【図面の簡単な説明】

第１図は本発明のシーケンスコントローラの主要部を示
すブロック線図、第２図および第３図は本発明にかかる
シーケンス用プログラムカウンタ処理の内容を説明する
流れ図、第４図はシーケンス命令の説明図であり、第４
図（ａ）は基本命令の説明図、第４図（ｂ）は機能命令
の説明図、第５図は本発明の一実施例のラダーシーケン
ス図、第６図は第５図の状態をコーテングした図、第７
図はマシンコードの説明図、第８図はＭＰＵの命令によ
り発せられる各種信号のタイミングチャート図である。 １・・・マイクロプロセッサ（ＭＰＵ）、２・・・メイ
ンプログラム、 ３・・・ＮＯＰコード生成回路、 ４・・・シーケンスプログラム、 ５・・・アドレスデコーダ、 ６・・・命令デコーダ、 ７・・・シーケンス論理演算回路、 ８・・・入力部、 ９・・・出力部、 １０・・・割り込みコントローラ、 １１・・・バッファ、 １２・・・データトランスミッタ。 図面の浄書 第１図 第６図 第５図 ９貧コード ビットデータ 人出力アドレスデータ 第８図 手続補正書 （方式） 事件の表示　　　特願平１ １４２６４７号 λ 発明の名称　　　シーケンスコントローラ３゜ 補正をする者 事件との関係　特許出願人 住　所　　千葉県我孫子市我孫子１番地名　称　　　日
立精機株式会社 代表者　手島五部 ４゜

Claims (1)

1. 【特許請求の範囲】 汎用マイクロプロセッサを用いたシーケンスコントロー
   ラにおいて、 汎用マイクロプロセッサのプログラム内の所定エリアを
   シーケンスプログラムを実行するためのエリアとして割
   り当て、汎用マイクロプロセッサのプログラムカウンタ
   をシーケンスプログラムを実行するためのプログラムカ
   ウンタとして共用する手段と、 前記プログラム内の所定エリアが汎用マイクロプロセッ
   サのプログラムカウンタにより指示されるとき、汎用マ
   イクロプロセッサに対して強制的に実行時間が最小とな
   る命令コードを発生して与える命令コード生成回路と、 前記プログラムカウンタとシーケンス論理演算部と組み
   合わせてシーケンス処理を行い、かつ前記汎用マイクロ
   プロセッサに割込コントローラを連接して、割り込み処
   理によって機能命令を実行する割り込み手段とからなる
   ことを特徴とするシーケンスコントローラ。