JPH036706A

JPH036706A - シーケンスコントローラ

Info

Publication number: JPH036706A
Application number: JP14264889A
Authority: JP
Inventors: Yoshiaki Sekiya; 関谷　良明; Shigeru Hishinuma; 菱沼　繁
Original assignee: Hitachi Seiki Co Ltd
Current assignee: Hitachi Seiki Co Ltd
Priority date: 1989-06-05
Filing date: 1989-06-05
Publication date: 1991-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はシーケンスコントローラに係り、特ニ汎用のマ
イクロプロセッサ（以下ＭＰＵと称す）を使用してシー
ケンスプログラムの処理時間を短縮し、実効的な処理速
度の向上を図ることのできるシーケンスコントローラに
関するものである。

〔従来の技術］シーケンスコントローラは予め定められた条件、順序に
従って逐次進めていく制御装置であるが、特に数値制御
工作機械等の制御目的に応じた制御機能を充分に発揮す
るコントローラが必要とされる。

特に、シーケンスコントローラは、ＭＰＵにおいてバイ
ト、あるいはワード単位の演算を行い、そのＭＰＵの指
示によりシーケンス論理演算回路においてビット単位の
論理演算を行う構成となっている。このために、シーケ
ンスコントローラはビット単位の論理演算をするのにシ
ーケンスプログラムにおいて複数バイト、あるいは複数
ワードの容量が必要となり、メモリ効率が悪くなってシ
ーケンスプログラムの処理時間がかかってしまうという
問題があった。

ところで、シーケンスプログラムのデータ（シーケンス
命令）には、基本命令（第８図（ａ）参照）と機能命令
（第８図（ｂ）参照）とがあり、基本命令はシーケンス
プログラムを作成する上で最も多く使用される命令で、
ニーモニックｒＡＮＤ（データ読み込み）」や「ＯＲ（
論理和）ｊ等の１ビツトの論理演算を行う命令である。

また、機能命令は、ＮＣ工作機械専用に準備された「Ｍ
ＯＶ（データの転送機能）」やｒＪＭＰ　（ジャンプ機
能）」等のバイト、あるいはワード単位の論理演算を行
う命令で、基本命令だけでは困難なシーケンスプログラ
ムを容易にすることのできる命令である。

そして、シーケンス命令が機能命令である場合は、シー
ケンス処理を一時中断する割り込み処理を行い、ＭＰＵ
においてその機能命令を実行してから、再び、シーケン
ス処理に戻っていた。すなわち、ＭＰＵ５０　（第９図
参照）が指示するアドレスのシーケンスプログラム５１
のデータを命令デコーダ５２に出力し、この命令デコー
ダ５２は読み込んだデータが基本命令か、あるいは機能
命令かを解読する。そして、そのデータが基本命令であ
る場合はシーケンスプログラム５１のデータとシーケン
ス論理演算回路５３を組み合わせてシーケンス処理を行
い、そのデータが機能命令である場合は命令デコーダ５
２が割り込み要求信号を割り込みコントローラ５４に出
力して、割り込みコントローラ５４を介してＭＰＵ５０
に割り込みをかける。すると、ＭＰＵ５０は直ちに割り
込み処理ルーチンに入り、プログラムカウンタ、各種レ
ジスタ内容の待避等の割り込み処理ルーチンを実行し、
しかる後、該当するシーケンスプログラム５１のデータ
を再度読み取って、そのデータの実行フラグの状態を見
て、フラグが「１」であれば、機能命令を実行し、フラ
グが「０」であれば、機能命令を実行しないようにして
いる。機能命令の処理が終了すれば、割り込みルーチン
から通常のルーチンにリターンする。

〔発明が解決しようとしている課題］しかし、従来のシーケンスコントローラは、シーケンス
プログラムに機能命令が存在すると、旦割り込みルーチ
ン（シーケンス処理の中断）を実行してから、該当する
機能命令が実行を必要とするのか、あるいは実行を必要
としないのかを判断していたために、その機能命令が実
行を必要としない場合は割り込みルーチンを実行した分
だけ、シーケンスプログラムの処理時間が長くなってし
まうという問題があった。

以上から本発明の目的は、実行を必要としない機能命令
の場合は割り込みルーチンに入らずに通常のシーケンス
処理を続けることができ、シーケンスプログラムの処理
時間を短くすることができるシーケンスコントローラを
提供することである。

〔課題を解決するための手段〕

前記課題を解決するために、本発明のシーケンスコント
ローラは、機能命令の実行を要するシーケンスプログラ
ム４（第１図参照）のデータには機能命令実行フラグＡ
ＣＴｒｌ、を設け、機能命令の実行を要しないデータに
は機能命令実行フラグＡＣＴｒＯ，を設けておき、機能
命令実行フラグＡＣＴが「１」の場合は実行信号を発生
し、機能命令実行フラグＡＣＴが「０」の場合は実行信
号を発生しない手段を有するシーケンス論理演算回路７
と、前記実行信号が発生している場合だけ、命令デコー
ド６が発生する割り込み要求信号を割り込みコントロー
ラ１０に出力する論理積ゲート１５とから構成される。

〔作用〕

シーケンスプログラム４のデータを命令デコード６にて
解読し、解読の結果、機能命令である場合は、シーケン
ス論理演算回路７より該当するデータの機能命令実行フ
ラグＡＣＴの信号に送出させ、論理積ゲー）１５におい
て該当するデータのデコード結果と機能命令実行フラグ
ＡＣＴの信号との論理積ＡＮＤをとる。その結果が真で
あれば、割り込みコントローラ１０に割り込み要求信号
を出力する。一方、上述の論理積ＡＮＤの結果が偽であ
る場合は割り込み要求信号を出力しない。

〔実施例］以下、本発明の実施例を図面に基づいて詳細に説明する
。

図は本発明のシーケンスコントローラの主要部を示すブ
ロック線図である。

第１図において、１は汎用マイクロプロセッサ（以下Ｍ
ＰＵと称す）、２は接点命令や機能命令の処理および割
り込みを処理する際のプログラムやインストラクション
を処理するプログラムを記憶するメインプログラム、３
は実行時間が最小となる命令コード（例えば、ＮＯＰ命
令）を生成するＮＯＰコード生成回路、４はデータエリ
アとしてのシーケンスプログラム、５はＭＰＵＩが出力
するアドレスをメインプログラム２あるいはシーケンス
プログラム４に分配するアドレスデコーダ、６はシーケ
ンスプログラム４から出力されるシーケンス命令が基本
命令か、あるいは機能命令かを解読する命令デコーダ、
７は１ビツトの論理演算を行うシーケンス論理演算回路
、８は人力部、９は出力部、１０は演算等の割り込みコ
ントローラ、１１はバッファ、１２はデータトランスミ
ッタ、１３は１６ビツトのアドレスバス、１４はＭＰＵ
１が出力するリード信号、１５は割り込み要求信号を発
生する際の論理積ゲート、１６は８ビツトのデータバス
、１７はシーケンスプログラム用の１６ビツトのデータ
ライン、Ｃ８ｏはメインプログラム２を選択するための
セレクト信号、Ｃ３１はシーケンスプログラム４を選択
するためのセレクト信号、１８は４ビツトのシーケンス
命令コードライン、１９は入出力アドレスラインでビッ
トデータラインも含んでいる。５ＣＬＫはシーケンスク
ロックライン、２０は演算処理等の割り込み信号ライン
、２１はＭＰＵに対する割り込み要求信号、２２はシー
ケンスクロック５ＣＬＫを発生する際の論理積ゲートで
ある。

なお、機能命令の実行を要するシーケンスプログラム４
のデータ（シーケンス命令）には機能命令実行フラグＡ
ＣＴｒｌＪを設け、機能命令の実行を要しないシーケン
ス命令には機能命令実行フラグＡＣＴｒＯＪを設けてお
く。また、シーケンス論理演算回路７は、シーケンス命
令を読み込む際に、その機能命令実行フラグＡＣＴが「
１」の場合は実行信号を発生し、機能命令実行フラグＡ
ＣＴが「０」の場合は実行信号を発生しない手段を有し
ている。

第２図はシーケンス用プログラムカウンタ（以下、ＰＣ
と称す）により接点命令や機能命令を処理する場合を説
明する流れ図である。以下、第２図の流れ図に沿って本
発明の詳細な説明する。なお、ＭＰＵＩのメインプログ
ラム２の所定エリアをシーケンスプログラム４を実行す
るだめのエリアとして割り当て、ＭＰＵＩのＰＣをシー
ケンスプログラム４のＰＣとして共有する手段が設けら
れているものとする。また、ＮＯＰコード生成回路３は
、ＭＰＵＩのメインプログラム２に予め決められたシー
ケンスプログラム４を実行するためのエリアをＭＰＵＩ
がオペコードフェッチする場合や実行を必要としない機
能命令のオペランドデータを読み出した場合に、ＮＯＰ
命令を生成してデータバス１６に送出するものとする。

動作を開始すると、ＭＰＵＩのＰＣにシーケンスプログ
ラム４のＰＣの初期値、例えば、ｒｍｍｍｍＪがセット
される（ステップ１．０１）。

ＭＰＵＩのＰＣにｒｍｍｍｍＪがセットされると、アド
レスデコーダ５によりアドレスｒｍｍｍｍ」がメインプ
ログラム２とシーケンスプログラム４に分配され、メイ
ンプログラム２に分配されたアドレスの命令部分に、例
えば、ｍｍｍｍ　　ＮＯＰのようにＮＯＰコード生成回路３からＮＯＰ命令がデー
タバス１６を介して送出されるから、ＭＰＵ１はオペコ
ードフェッチサイクルでＮＯＰ命令をリードする。なお
、ＮＯＰ命令の実行とは処理をしないことであるから、
ＭＰＵＩはＮＯＰ命令の実行と同時に、シーケンスプロ
グラム４のアドレス’ｍｍｍｍＪにあるシーケンス命令
をリードし、そのシーケンス命令に基づいて論理演算処
理を行う（ステップ１０２）。

アドレスｒｍｍｍｍＪが示す命令が実行がされれば、Ｍ
ＰＵＩはＰＣを自動的にインクリメント（＋ｌ）する。

例えば、ＰＣをｒｍｍｍ（ｍ＋１）Ｊとする（ステップ
１０３）、ＰＣをインクリメントした後、ＭＰＵＩはス
テップ１０２以降の処理を繰り返す。

以上のようにＭＰＵがオペコードフェッチする場合に、
最小時間で実行できる命令ＮＯＰを実行する時間で、１
ステツプのシーケンス命令を実行できるという高速性を
発揮することができる。

第３図は本発明にかかる割り込み処理を説明する流れ図
である。以下、第３図に従って割り込み処理を説明する
。

前記の命令デコーダ６において、基本命令か、あるいは
機能命令かどうかを解読する（機能命令かどうか判断す
る、ステップ２０１）。

判断の結果、基本命令（第８図〔ａ））を示していれば
、通常のシーケンス処理を行い、一方、機能命令（第８
図（ｂ））を示していれば、つぎに、機能命令実行フラ
グＡＣＴが「１」かどうかを判断する（ステップ２０２
）。

判断の結果、機能命令実行フラグＡＣＴが「０」であれ
ば、通常のシーケンス処理を行い、一方、機能命令実行
フラグＡＣＴが「１」であれば、割り込み要求信号を割
り込みコントローラ１０に出力する。なお、シーケンス
プログラム４のデータを命令デコード６にて解読し、解
読の結果、機能命令である場合は、シーケンス論理演算
回路７より該当するデータの機能命令実行フラグＡＣＴ
の信号に送出させ、論理積ゲート１５において該当する
データのデコード結果と機能命令実行フラグＡＣＴの信
号との論理積ＡＮＤをとるものとする。

すると、割り込みコントローラ１０はＭＰＵＩに対して
割り込み処理を要求し、ＭＰＵＩは割り込み処理に入る
。すなわち、ＭＰＵＩはＰＣおよびレジシタの内容によ
り待避などの割り込み処理を行うと共に、ＭＰＵＩはシ
ーケンスプログラム４から割り込み命令（機能命令）が
何の命令かどうかを読み取ってその処理に入る（ステッ
プ２０３）。

ついで、シーケンスプログラム４よりの割り込み命令が
シーケンスプログラム４の終了を示すＥＮＤ命令かどう
か判断しくステップ２０４）、ＥＮＤ命令であれば、Ｐ
Ｃをシーケンスプログラム４の初期値ｒｍｍｍｍＪに戻
しくＰＣ４−ｍｍｍｍ、ステップ２０５）、処理を終了
する。一方、ＥＮＤ命令でなければ、該当する機能命令
の処理を行い（ステップ２０６）、割り込み処理より通
常のシーケンス処理にリターンしくステップ２０．７　
）、割り込み処理を終了する。

ところで、ステップ２０２の判断において、機能命令実
行フラグＡＣＴが「１」であり、前記の論理積ＡＮＤの
結果が偽である時、ＭＰＵＩが該当する機能命令のオペ
ランドデータを読み出した場合は、ＭＰＵＩに対しＮＯ
Ｐコード発生回路３からＮＯＰ命令を出力するから、割
り込み処理ルーチンには入らずに通過する（処理的にジ
ャンプする）。

つぎに第４図のラダーシーケンス図で示す内容のラダー
シーケンスプログラムを処理する場合の作用について詳
細に説明する。

なお、シーケンスプログラム４（第１図参照）には第４
図のラダーシーケンス図で示す内容のラダーシーケンス
プログラム（ラダー言語）が第５図の形でメモリ内に入
っているものとする。また、このラダー言語は、実際に
は、第６図で示されるマシン語（マシンコード）として
実行可能な内容の形式で記憶されている。すなわち、上
位４ビツトがシーケンス命令コードであり、つぎの３ビ
ツトはビット指定データ、残りの９ビツトは人出力アド
レスデータである。なお、ビット指定データは、一般の
ＭＰＵＩが入出力データをパラレルデータとして扱うう
えにおいて、シーケンス処理の１ビツトデータとして変
換するためのデータである。

シーケンスの起動により、ＭＰＵ１のプログラムカウン
タＰＣにシーケンスプログラム４のＰＣの初期値’ｍｍ
ｍｍＪがセントされる。

ＭＰＵＩのＰＣにｒｍｍｍｍＪがセットされると、アド
レスｒｍｍｍｍＪがアドレスバス１３を介してメインプ
ログラム２に出力される。すると、ＭＰＵＩはリード信
号１４を介してＮＯＰコード生成回路３よりＮＯＰ命令
を生成させ、そのＮＯＰ命令を実行する。一方、アドレ
スｒｍｍｍｍＪはアドレスデコーダ５により分配され、
セレクト信号ＣＳ　＋を介してシーケンスプログラム４
に出力される。すなわち、第７図のタイミングチャート
図に従って、シーケンスプログラム４を選択するための
セレクト信号Ｃ８ｌ　　リード信号１４、シーケンスク
ロックＳ　ＣＬ　Ｋ、シーケンスデータライン１７によ
りシーケンス命令、すなわち、第６図のメモリアドレス
ｒｍｍｍｍＪにあるｒＲＤｏｏｌ」という内容のシーケ
ンス命令が出力されることになる。

このシーケンス命令は、００１番地の内容である二−モ
ニックｒＲＤ、（第５図参照）であり、このシーケンス
命令を命令デコーダ６を通して解読し、基本命令（第８
図（ａ））を示しているから、シーケンス論理演算回路
７に出力される。そして、シーケンス論理演算回路７に
おいてシーケンス処理を行う。その動作は第７図のシー
ケンスクロック５ＣＬＫの立ち下がりから立ち上がりの
間に行われる。

メモリアドレスｒ　ｍ、　ｍ　ｍ　ｍ　Ｊにある内容の
シーケンス命令を実行すれば、ＭＰＵＩはＰＣに＋１（
インクリメント）を行い、ＰＣ−ＰＣ＋１とする。する
と、ＰＣはｒｍｍｍ（ｍ−ｔ−１）Ｊとなる。

同様にＰＣの処理動作を繰り返し行ってシーケンス処理
を実行していき、例えば第４図のラダーシーケンス図の
（Ｉｔ）で示される、シーケンスプログラム４の場合を
説明する。なお、このシーケンスプログラム４はラダー
言語として、第５図の（ＩＩ）で示される形でシーケン
スプログラム４に入っているものとする。第２図に示す
ＰＣの処理プログラムにより、ＰＣの内容を連続的にカ
ウントアツプし、ｒｍｍｍ（ｍ±５）」とすると、この
ＰＣの内容をＭＰＵＩはシーケンスプログラム４に出力
し、ｒｍｍｍ（ｍ＋５）　Ｊ番地の内容をシーケンス論
理演算回路７に読み込む。

つぎにＭＰＵＩがＰＣを＋１すると、ｒｍｍｍ（ｍ＋６
）」となり、さらにＭＰＵＩがＰＣの内容をシーケンス
プログラム４に出力すると、ｒｍｍｍ（ｍ＋６）」番地
の内容は機能命令（ＭＯＶ）を示しているから、シーケ
ンス論理演算回路７において読み込んだシーケンス命令
の機能命令実行フラグＡＣＴが「１」か「０」かを判断
し、「１」である場合は論理積ゲート１５に実行信号を
出力する。一方、命令デコーダ６はシーケンス命令が機
能命令であるから、所定信号を出力する。

論理積ゲート１５はシーケンス論理演算回路７から実行
信号が出力されていれば、割り込み要求信号を割り込み
コントローラ１０に出力し、割り込みコントローラ１０
は割り込み処理に入る。すなわち、ＭＰＵ１はｒｍｍｍ
（ｍ＋６）」番地の内容が００５であった時にｒｍｍｍ
（ｍ＋７）」番地の（Ａ）の内容をｒｍｍｍ（ｍ＋８）
」番地の（Ｂ）へ転送するという仕事を行う。

二のようにして、ＭＰＵＩの持っている割り込み機能を
利用してシーケンス動作と第２図の機能を持ったソフト
ウェアによる仕事を処理することができ、プログラム機
能の融通性を発揮することができる。

〔発明の効果〕

以上説明したように本発明によれば、機能命令の実行を
要するシーケンスプログラムのデータには機能命令実行
フラグ「１」を設け、機能命令の実行を要しないデータ
には機能命令実行フラグ「０」を設けておき、機能命令
実行フラグが「１」の場合は実行信号を発生し、機能命
令実行フラグが「０」の場合は実行信号を発生しない手
段を有するシーケンス論理演算回路と、前記実行信号が
発生している場合だけ、前記命令デコードが発生する割
り込み要求信号を割り込みコントローラに出力する手段
とを有するように構成したから、実行を必要としない機
能命令の場合は割り込みルーチンに入らずに通常のシー
ケンス処理を続けることができ、シーケンスプログラム
の処理時間を短くすることができる。その結果工作機械
等のシーケンスコントローラとしての処理効率、処理能
力等の向上をあげることができる。

【図面の簡単な説明】

第１図は本発明のシーケンスコントローラの主要部を示
すブロック線図、第２図はシーケンス用プログラムカウ
ンタの処理を説明する流れ図、第３図は本発明の割り込
み処理を説明する流れ図、第４図は本発明の二実施例の
ラダーシーケンス図、第５図は第４図の状態をコーアン
ダした図、第６図はマシンコードの説明図、第７図はＭ
ＰＵの命令により発せられる各種信号のタイミングチャ
ート図、第８図はシーケンス命令の説明図であり、第８
図（ａ）は基本命令の説明図、第８図（ｂ）は機能命令
の説明図、第９図は従来の割り込み処理を行うシーケン
スコントローラのブロック線図である。 ■・・・マイクロプロセッサ（ＭＰＵ）、２・・・メイ
ンプログラム、３・・・ＮＯＰコード生成回路、４・・・シーケンスプログラム、５・・・アドレスデコーダ、６・・・命令デコーダ、７・・・シーケンス論理演算回路、８・・・人力部、９・・・出力部、１０・・・割り込みコントローラ、１５・・・論理積ゲート、ＡＣＴ・・・機能命令実行フラグ。第４図第６図合金コードビプトデータ人出力アドレスヂータ第３図第７図第８図手続補正書（方式）事件の表示特願平１−１４２６４８号発明の名称　　　シーケンスコントローラ３゜補正をする者事件との関係　特許出願人住　所　　千葉県我孫子市我孫子１番地名　称　　　日
立精機株式会社代表者　手島五部４゜

Claims

【特許請求の範囲】汎用マイクロプロセッサと、この汎用マイクロプロセッ
サの指示するアドレスのシーケンスプログラムのデータ
を解読し、解読したデータが機能命令であれば、割り込
み要求信号を発生する命令デコーダと、前記シーケンス
プログラムのデータとシーケンス論理演算回路とを組み
合わせてシーケンス処理を行う手段と、前記汎用マイク
ロプロセッサと連接し、前記割り込み要求信号により割
り込み処理を指示する割込コントローラとを有するシー
ケンスコントローラにおいて、機能命令の実行を要する前記シーケンスプログラムのデ
ータには機能命令実行フラグ「１」を設け、機能命令の
実行を要しないデータには機能命令実行フラグ「０」を
設けておき、機能命令実行フラグが「１」の場合は実行
信号を発生し、機能命令実行フラグが「０」の場合は実
行信号を発生しない手段を有するシーケンス論理演算回
路と、前記実行信号が発生している場合だけ、前記命令
デコーダが発生する割り込み要求信号を割り込みコント
ローラに出力する手段とを有することを特徴とするシー
ケンスコントローラ。